-
公开(公告)号：CN118432848A
公开(公告)日：2024-08-02
申请号：CN202410319271.7
申请日：2024-03-20
Applicant: 浙江大学
IPC: H04L9/40
Abstract: 本发明属于硬件安全技术领域，公开了一种基于响应反馈PUF的抗统计和建模攻击的电路结构及响应生成方法，包括一种基于响应反馈PUF的抗统计和建模攻击的电路结构，包括一个n级APUF，带有本原多项式的n级线性反馈移位寄存器和响应收集器，所述APUF用于生成中间过程响应和最后响应；所述线性反馈移位寄存器用于APUF激励的拓展和引入随机性；所述响应收集器起暂时存放APUF可靠响应的作用。本发明PUF结构通过两个阶段的混淆，在激励和响应之间引入了极大的非线性，大大增加了机器学习建模攻击的难度。
-
公开(公告)号：CN118409834A
公开(公告)日：2024-07-30
申请号：CN202410318806.9
申请日：2024-03-20
Applicant: 浙江大学
Abstract: 本发明属于神经网络端侧推理部署技术领域，涉及一种异构系统芯片上的卷积神经网络动态调度方法，分为离线编译阶段和在线调度阶段，离线编译阶段：编译卷积神经网络的映射空间内的多种执行版本并选取版本供卷积神经网络运行使用；在线调度阶段：基于历史执行时间对所述的选取版本执行所用的时间进行预测，并根据预测时间检查卷积神经网络推理任务是否超时，从而对卷积神经网络的执行版本进行动态切换。采用本发明方法，可以根据当前系统的访存竞争状态选择不同的卷积神经网络执行版本，在满足NPU上运行卷积神经网络任务的实时性的前提下，尽可能减少NPU的访存请求，以避免对系统芯片中其他组件造成干扰，从而增强异构系统芯片的吞吐率。
-
公开(公告)号：CN114741164B
公开(公告)日：2024-07-30
申请号：CN202210058462.3
申请日：2022-01-19
Applicant: 浙江大学
Abstract: 本发明属于嵌入式处理器系统技术领域，公开了一种基于EDF‑VD的灵活混合临界调度方法，包括如下步骤：步骤1：建立FMCI任务模型：通过延长低临界任务的周期来实现动态调整低临界任务的服务水平；步骤2：提出FMCI‑EDF‑VD调度方法：在系统任务调度运行过程中，低临界任务的服务水平根据高临界任务的超支情况进行在线动态调整。本发明的方法能够更明智的管理低临界任务服务水平的降低，减少低关键性任务的无效补偿，与现有的FMC相比，柔性混合临界改进（FMCI）模型可以保证高临界任务的完成，同时调度更多的低临界任务,在支持低临界任务执行方面具有更大的优势。
-
公开(公告)号：CN118246389A
公开(公告)日：2024-06-25
申请号：CN202311719997.1
申请日：2023-12-14
Applicant: 浙江大学
IPC: G06F30/392 , G06F21/56
Abstract: 本发明属于集成电路设计的硬件安全技术领域，公开了一种用于防御硬件木马攻击的物理设计方法，本发明通过消除潜在的硬件木马插入空间（可利用区域），从而实现针对硬件木马的防御。本发明利用奖励值导向的布局调整技术，从而将可利用区域切分成较小的区域并减少可利用区域。本发明利用基于物理位置和时序余量的缓冲器（buffer）插入技术，消除所有剩余的可利用区域。同时，在上述技术中，充分考虑了安全措施和设计质量间的联系，在布局调整过程中设置单元的移动范围，在插入缓冲器的过程中尽可能将缓冲器分配到距离较近且时序余量较大的时序路径中，从而较好的保持了设计质量。
-
公开(公告)号：CN114172519B
公开(公告)日：2024-06-11
申请号：CN202111487945.7
申请日：2021-12-07
Applicant: 浙江大学
IPC: H03M3/00
Abstract: 本发明公开了一种低功耗高分辨率的连续时间的Sigma‑Delta调制器，系统架构设计采用了3阶的CIFF‑B结构，在CIFF和CIFB架构的基础上更好地平衡了功耗和性能；积分器中运放的设计采用了工作在1.2V电源电压下的两级Class AB结构加上低功耗的有限低频增益补偿方案，满足了系统分辨率和线性度的要求，很好地控制了功耗；反馈DAC之前加入了FIR滤波器，能够更好地抑制时钟抖动对系统性能的恶化，也能够通过抑制反馈波形的高频变化从而减小对运算放大器的指标要求，增加系统的线性度，且反馈波形由常见的NRZ波形更改为RZ波形，避免ISI的影响。本方案带来的额外功耗也很小，有利于系统功耗的降低。
-
Patent Agency Ranking
公开(公告)号：CN117951758A
公开(公告)日：2024-04-30
申请号：CN202311798638.X
申请日：2023-12-26
Applicant: 浙江大学
IPC: G06F21/72
Abstract: 本发明涉及硬件安全加密领域，具体涉及一种使用非组合逻辑环进行逻辑锁定加密的方法，首先根据组合逻辑电路的外部约束搭建非组合逻辑环，再确定非组合逻辑环锁存的值，然后将确定锁存的值后的非组合逻辑环添加至所述组合逻辑电路中，构成有环组合逻辑电路，最后给所述非组合逻辑环添加密钥门，根据密钥值来使能非组合逻辑环，从而对上述有环组合逻辑电路进行逻辑锁定。本发明将无环的组合逻辑电路转化为有环的组合逻辑电路，并且其中的逻辑环会影响电路的功能输出，因此当攻击者移除电路中的环路时，电路的功能将出错，从而使得攻击者无法破解该加密技术。
-
公开(公告)号：CN117879568A
公开(公告)日：2024-04-12
申请号：CN202311726506.6
申请日：2023-12-14
Applicant: 浙江大学
IPC: H03K17/687 , H03M1/06 , H03M1/12
Abstract: 本发明公开一种栅压自举的CMOS互补开关结构，包括：并联连接的NMOS开关和PMOS开关，以及分别连接所述NMOS开关和PMOS开关的NMOS开关栅极电压自举环路和PMOS开关栅极电压自举环路；还包括时钟倍增模块，时钟倍增模块根据时钟信号提供驱动电压给所述NMOS开关栅极电压自举环路和PMOS开关栅极电压自举环路，两个栅极电压自举环路则根据驱动电压产生对应的自举电压来控制所述NMOS开关和PMOS开关的关断或导通。相较于单个NMOS自举采样开关而言，本发明结构有效降低了最终的等效电阻值，同时降低了单个NMOS自举采样开关由于衬底偏置效应导致的电阻随输入信号增大而导致的变化幅度较大的问题。
-
公开(公告)号：CN117857009A
公开(公告)日：2024-04-09
申请号：CN202311788543.X
申请日：2023-12-25
Applicant: 浙江大学
Abstract: 本发明属于硬件安全技术领域，公开了一种基于串扰的抵御逆向工程的伪装电路及方法，包括干扰线、受扰线、耦合电容和接收装置，所述干扰线连接耦合电容的一端，所述受扰线连接耦合电容的另一端以及接收装置，所述伪装电路通过将信号以串扰方式跨越金属线传播，从而实现对信号来源的混淆，再利用接收装置对信号的幅值和持续时间进行恢复。方法设计了三种伪装单元的电路结构，分别实现BUF、AND和OR的逻辑功能。通过调整干扰线的数量和耦合电容等参数，实现不同的电路功能。本发明无需进行任何工艺修改即可实现电路的伪装，不仅可以混淆电路的逻辑功能，还能混淆信号的来源。其无物理连接的特性有效抵御基于光学成像的逆向工程。
-
公开(公告)号：CN115033516B
公开(公告)日：2024-04-02
申请号：CN202210597342.0
申请日：2022-05-30
Applicant: 浙江大学
Abstract: 本发明属于微控制器及其外设通信接口领域，公开了一种基于多个单线SPI接口实现多线SPI接口传输的方法，包括步骤1：软件配置协议模式为N个通用标准单线SPI协议接口，配置N个通用标准单线SPI接口主装置，N个SPI从设备，N个通用标准单线SPI接口主装置分别接在N个SPI从设备上；步骤2：对不同SPI接口配置寄存器的广播写操作；步骤3：通过配置广播模式的开启或关闭实现多线或单线SPI接口传输。本发明通过复用原有的多个单线SPI接口实现了多线SPI传输，进一步提高了传输效率。
-
公开(公告)号：CN116595297A
公开(公告)日：2023-08-15
申请号：CN202310435882.3
申请日：2023-04-12
Applicant: 浙江大学
IPC: G06F17/14
Abstract: 本发明属于FFT硬件设计与应用领域，公开了一种支持输出剪枝的可重构混合基FFT设计方法，包括如下步骤：步骤1：混合基算法推导；混合基算法包括一种输入乱序、输出顺序的基5‑基2混合基FFT算法；步骤2：输出点数剪枝算法；每一次完整采样FFT运算的最后级数中均采用并行的输出点数剪枝算法，匹配不同输出点数的要求；步骤3：并行无冲突存储方法；采用一种同时支持单路基5、2路并行基2运算的运算数据和旋转因子无冲突存储方法，并采用相应的无冲突访问规则，完成每一次运算的数据读取和存储操作。本发明在保证低资源开销的同时，极大幅度降低了冗余运算量，提升了运算性能，缩短FFT计算时间，拥有高硬件利用率。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.027 seconds)
