-
Patent Agency Ranking
公开(公告)号：CN110416288A
公开(公告)日：2019-11-05
申请号：CN201910705903.2
申请日：2019-08-01
Applicant: 南京邮电大学
IPC: H01L29/10 , H01L29/739
Abstract: 一种双栅隧穿晶体管结构，包括呈阶梯式厚度递增分布的沟道区5，沟道区5的厚度小的一侧设有源区9，其厚度大的一侧设有源区4，源区9远离沟道区的侧边设有源极8，漏区远离沟道区的侧边设有漏极3，沟道区5的上、下表面分别覆盖第一栅介质层2和第二栅介质层6，第一栅介质层2的上表面覆盖第一栅极1，第二栅介质层6的下表面覆盖第二栅极7，第一栅极1和第二栅极7构成双栅结构。本发明所提供的器件结构既能有效地提高开态隧穿几率和开态电流，又能降低双极态隧穿几率和双极电流。
-
公开(公告)号：CN104658941B
公开(公告)日：2018-03-30
申请号：CN201510089321.8
申请日：2015-02-26
Applicant: 南京邮电大学
Abstract: 本发明提供了一种芯片叠层结构参数的测试方法。它利用电容—电压测试仪测得芯片叠层结构的高频电容—电压曲线和低频电容—电压曲线，根据低频饱和值和高频饱和值分别测量该结构的绝缘层厚度与半导体掺杂浓度，根据低频电容—电压曲线的外加电压为零的点和特征极值点测量该结构的绝缘层固定电荷密度。采用此发明为评估三维集成中芯片叠层结构的可靠性提供了一个简单且非破坏性的表征方法。
-
公开(公告)号：CN104658941A
公开(公告)日：2015-05-27
申请号：CN201510089321.8
申请日：2015-02-26
Applicant: 南京邮电大学
Abstract: 本发明提供了一种芯片叠层结构参数的测试方法。它利用电容—电压测试仪测得芯片叠层结构的高频电容—电压曲线和低频电容—电压曲线，根据低频饱和值和高频饱和值分别测量该结构的绝缘层厚度与半导体掺杂浓度，根据低频电容—电压曲线的外加电压为零的点和特征极值点测量该结构的绝缘层固定电荷密度。采用此发明为评估三维集成中芯片叠层结构的可靠性提供了一个简单且非破坏性的表征方法。
-
公开(公告)号：CN107195680A
公开(公告)日：2017-09-22
申请号：CN201710325286.4
申请日：2017-05-10
Applicant: 南京邮电大学
IPC: H01L29/78 , H01L29/08 , H01L29/10 , H01L29/423
CPC classification number: H01L29/78 , H01L29/0847 , H01L29/1037 , H01L29/42364
Abstract: 本发明公开了一种MOSFET结构，属于半导体器件技术领域，包括衬底电极、衬底、沟道区、源区、漏区、源极、漏极、栅氧层和栅极，所述衬底内置的衬底区域形成表面为非平面的沟道区，且沟道区的两侧分别设置源区和漏区；所述源极和漏极分别对应设置于源区和漏区上；所述栅氧层覆盖于非平面沟道区的表面；所述栅极设置于栅氧层表面，及栅极的两端与源极和漏极均存在间隔，并且栅极的两端分别延伸于源区和漏区形成重叠。本发明采用非平面沟道MOSFET结构，可以降低漏区的电场峰值，并增加器件有效沟道长度，改善和抑制漏致势垒降低效应，抑制短沟道效应，且降低漏区的高电场，抑制热载流子的生成，提高器件稳定性。
-
公开(公告)号：CN106021667A
公开(公告)日：2016-10-12
申请号：CN201610309703.1
申请日：2016-05-11
Applicant: 南京邮电大学
IPC: G06F17/50
Abstract: 本发明提供了一种绝缘衬底上的硅和体硅横向功率二极管结构参数的提取方法。首先，在某一适当区间内测得不同衬底电压下的击穿电压，根据测试结果绘制击穿电压随衬底电压变化曲线图，提取曲线峰值对应的最优衬底电压Vsub。对于SOI横向功率二极管，根据公式和若已知顶层硅浓度、顶层硅厚度和埋氧层厚度中的任意两项，即可提取第三项。对于体硅横向功率二极管，根据公式和若已知外延层浓度、外延层厚度和衬底浓度中的任意两项，即可提取第三项。本发明为SOI和体硅横向功率二极管结构参数的提取提供了一种简单、非破坏性和高精度的方法。
-
-
-
-
Search Results
55
records
(took 0.02 seconds)
