-
公开(公告)号:CN106649158B
公开(公告)日:2020-10-16
申请号:CN201611234220.6
申请日:2016-12-27
Applicant: 中国科学院微电子研究所
Abstract: 一种通过I2C接口读写内部寄存器堆的装置及方法,该装置包括:I2C主机,向I2C从机和读写使能控制单元发送信号并读取I2C从机中的数据;I2C从机,包括第一I2C读写寄存器、第二I2C读写寄存器和I2C只读寄存器,分别存储写ID和写数据、读ID及读数据;读写操作单元,对内部寄存器堆进行读写操作;读写使能控制单元,根据I2C主机的发送信号产生读写使能信号并置1来控制读写操作单元,当写使能信号为1时进行写操作;当读使能信号为1时进行读操作并将读数据反馈至I2C只读寄存器。本发明的装置及方法在不额外增加外部接口开销和内部存储电路消耗的前提下,实现了对芯片内部寄存器堆的读写,对可测试性设计有重要意义。
-
公开(公告)号:CN106951385B
公开(公告)日:2019-09-24
申请号:CN201710166006.X
申请日:2017-03-20
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种基于电容充放电结构的串行PWM信号解码电路,包括:时序逻辑产生电路,输入端接收PWM差分信号,并产生时序逻辑信号;至少两个电容充放电解码模块,输入端分别与时序逻辑产生电路的输出端连接,根据时序逻辑信号进行充放电;解码过程中电容充放电解码模块的充放电电容在充放电之前的电压为共模电压VCM,在充放电结束后充放电节点的电压为VC,通过判断二者的电压差极性识别PWM信号从而解码。本发明还提供了一种基于电容充放电结构的串行PWM信号解码方法。本发明结构简单,无需同步码流,避免了复杂的CDR及过采样结构的使用,实现了不同速率下的PWM信号解码,提高了信号传输效率降低了功耗。
-
公开(公告)号:CN106788300A
公开(公告)日:2017-05-31
申请号:CN201611151300.5
申请日:2016-12-14
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种用于高速串行接口中自动恒定差分信号幅值的系统,用于恒定系统外接的均衡器的输入信号幅值,确保均衡器的均衡效果,提高接收信号的完整性。所述系统包括:可变增益放大器,用于接收原始差分信号和增益控制电路输出的控制信号,对原始差分信号进行增益处理,将增益处理后的差分信号输出至系统外接的均衡器;幅值检测电路,用于提取增益处理后的差分信号的幅值,并将幅值转化为电压信号;电压比较器,用于比较所述电压信号与参考电压,输出比较结果;增益控制电路,用于根据所述比较结果确定控制码,并将控制码作为控制信号输出至可变增益放大器。
-
公开(公告)号:CN105389229A
公开(公告)日:2016-03-09
申请号:CN201510717615.0
申请日:2015-10-29
Applicant: 中国科学院微电子研究所
CPC classification number: Y02D10/14 , Y02D10/151 , G06F11/1004 , G06F13/4282
Abstract: 一种适用于64位总线位宽的CRC校验电路及校验方法,可以针对16位、32位、48位和64位几种对齐格式的事务包数据,仅通过16位和64位两种并行CRC校验器,加延迟判断和按位取反等效逻辑的结构,来实现消减CRC-16校验器个数的目的。本发明的CRC-16校验电路能够在满足不同包尺寸和不同包格式的事务包校验的同时,在面积、功耗和速度上都有明显的改善。
-
公开(公告)号:CN105207660A
公开(公告)日:2015-12-30
申请号:CN201510580691.1
申请日:2015-09-11
Applicant: 中国科学院微电子研究所
IPC: H03K19/0175 , H03F3/45
CPC classification number: H03F3/45237
Abstract: 本发明提供了一种差模反馈电路,包括:发送器主体电路,包括:第三、第四、第五PMOS管,第三、第四NMOS管,以及由第一、第二PMOS开关管、第一、第二NMOS开关管和第一、第二负载电阻组成的互补桥式开关管;差模取样电路,包括:第九、第十、第十一PMOS电流镜管、第一运算放大器、第一、第二电阻;反馈电路,包括:第五、第六、第七、第八NMOS电流镜管,第六、第七、第八PMOS电流镜管以及第二运算放大器。本发明能解决MLVD发送器的负载阻抗受总线阻抗影响差分输出幅度不稳定问题。本发明的电路结构简单、实现容易,可提高发送器在总线应用中阻抗变化的适应能力,并且能减小输出信号的过冲。
-
公开(公告)号:CN102739261B
公开(公告)日:2015-10-28
申请号:CN201110087983.3
申请日:2011-04-08
Applicant: 中国科学院微电子研究所
IPC: H03M13/41
Abstract: 本发明公开了一种多相加比选前向回溯Viterbi译码器包括分支度量单元、多相加比选单元、路径度量存储单元及前向回溯幸存路径存储单元;所述分支度量单元从接收到的信道符号中计算分支度量值;根据本发明提供的用于WLAN MIMO-OFDM系统多相加比选前向回溯Viterbi译码器,通过增加少量减法器和选择器来实现加比选按照奇数和偶数状态多相处理,减少近40%运算逻辑。另外将RE法思想引入到回溯算法中,采用前向回溯处理方式减小了译码延时,并减少存储器块的个数和读写存储器次数,与传统后向回溯比,可减小25%的译码延时。
-
公开(公告)号:CN101944942B
公开(公告)日:2014-12-10
申请号:CN201010249597.5
申请日:2010-08-10
Applicant: 北京邮电大学 , 中国科学院微电子研究所
Abstract: 本发明公开了一种低复杂度自适应传输的多天线传输方法及系统,该方法包括:根据获取的信道信息和公式:进行等效信道构造,并由等效信道矩阵计算单流检测后信干噪比,根据吞吐量最大化原则选择MCS,发送端根据选择的MCS对传输信息进行编码和调制,并利用确定的编码形式进行空时处理后将符号从不同物理天线上发送出去;接收端接收到所述发送端发送的符号,由实际信道估计通过等效信道矩阵构造公式构造出符号经历的等效信道矩阵,进而利用等效信道矩阵进行MMSE线性检测;最后完成解调和译码处理。本发明使用基于Clifford完备正交基构造的MMSE检测最优编码,其扩散矩阵元素简单(取自{0,±1,±j}),仅使用单信道编码器传输,可有效降低多天线系统进行自适应传输的计算复杂度。
-
公开(公告)号:CN102025672B
公开(公告)日:2014-01-29
申请号:CN200910092879.6
申请日:2009-09-09
Applicant: 中国科学院微电子研究所
IPC: H04L27/26
Abstract: 本发明公开了一种基于导频进行正交频分复用系统(OFDM)剩余相位跟踪的方法,包括:根据是否有较大的相位噪声和是否为快变信道,配置相位补偿模式为滞后补偿模式或正常补偿模式;将经过均衡后的l个导频与l-1个剩余相位的复指数相乘,求取与实际预估导频值仅存Δφ相位差的l个导频值;基于数据导频,求取当前第l个OFDM解调符号的相位增量值,并对当前求取的相位增量值求平均;对l,l-1,l-2,......l-N+1个增量相位值求迭代平均;根据设定的补偿模式,求取相位增量值的复指数,并将复指数与OFDM接收数据相乘,实现对剩余相位的跟踪补偿。利用本发明可以在频域上基于OFDM的导频进行剩余相位跟踪,很好的解决了传统的相位跟踪方法易受噪声影响、以及估计相位超过(-π,π)的问题。
-
公开(公告)号:CN101951660B
公开(公告)日:2013-08-07
申请号:CN201010282967.5
申请日:2010-09-16
Applicant: 北京邮电大学 , 中国科学院微电子研究所
Abstract: 本发明公开了一种无线通信系统、中继选择方法、无线中继设备和基站。该中继选择方法包括:各待选无线中继设备Ri分别获得信道矩阵Hi和信道矩阵Gi;各所述待选无线中继设备Ri将所述信道矩阵Hi和所述信道矩阵Gi映射为信道状态值组Zi,使得与各所述待选无线中继设备Ri相关联信道的信道状态越好则所述信道状态值组Zi中各元素的和越大;各所述待选无线中继设备Ri将所述信道状态值组Zi发送至基站;所述基站根据所接收到的各所述信道状态值组Zi来确定要选用的中继设备,其中,i大于等于1小于等于待选无线中继设备的数量。相比传统地将全部信道状态信息反馈给基站,本发明能够大大减少系统的信令反馈开销。
-
公开(公告)号:CN101854321B
公开(公告)日:2013-08-07
申请号:CN200910081096.8
申请日:2009-04-01
Applicant: 中国科学院微电子研究所
IPC: H04L27/26
Abstract: 本发明公开了一种降低OFDM系统同步模块功耗的方法,该方法包括:步骤101:在时间域上将接收的同步序列的符号位与本地已知序列的符号位进行扫频相关运算,得到整数倍频偏的估计值;步骤102:在时间域上将接收的频偏纠正后的同步序列的符号位和本地已知序列的符号位进行相关运算,得到FFT开窗的精确位置。利用本发,在保障系统同步性能的同时,降低了系统同步模块的工作功耗。
-
-
-
-
-
-
-
-
-