-
公开(公告)号：CN106951385A
公开(公告)日：2017-07-14
申请号：CN201710166006.X
申请日：2017-03-20
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种基于电容充放电结构的串行PWM信号解码电路，包括：时序逻辑产生电路，输入端接收PWM差分信号，并产生时序逻辑信号；至少两个电容充放电解码模块，输入端分别与时序逻辑产生电路的输出端连接，根据时序逻辑信号进行充放电；解码过程中电容充放电解码模块的充放电电容在充放电之前的电压为共模电压VCM，在充放电结束后充放电节点的电压为VC，通过判断二者的电压差极性识别PWM信号从而解码。本发明还提供了一种基于电容充放电结构的串行PWM信号解码方法。本发明结构简单，无需同步码流，避免了复杂的CDR及过采样结构的使用，实现了不同速率下的PWM信号解码，提高了信号传输效率降低了功耗。
-
公开(公告)号：CN106788300B
公开(公告)日：2019-12-10
申请号：CN201611151300.5
申请日：2016-12-14
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种用于高速串行接口中自动恒定差分信号幅值的系统，用于恒定系统外接的均衡器的输入信号幅值，确保均衡器的均衡效果，提高接收信号的完整性。所述系统包括：可变增益放大器，用于接收原始差分信号和增益控制电路输出的控制信号，对原始差分信号进行增益处理，将增益处理后的差分信号输出至系统外接的均衡器；幅值检测电路，用于提取增益处理后的差分信号的幅值，并将幅值转化为电压信号；电压比较器，用于比较所述电压信号与参考电压，输出比较结果；增益控制电路，用于根据所述比较结果确定控制码，并将控制码作为控制信号输出至可变增益放大器。
-
公开(公告)号：CN106649158A
公开(公告)日：2017-05-10
申请号：CN201611234220.6
申请日：2016-12-27
Applicant: 中国科学院微电子研究所
CPC classification number: G06F13/1668 , G06F9/30043 , G06F9/30134 , G06F13/4282 , G06F2213/0016
Abstract: 一种通过I2C接口读写内部寄存器堆的装置及方法，该装置包括：I2C主机，向I2C从机和读写使能控制单元发送信号并读取I2C从机中的数据；I2C从机，包括第一I2C读写寄存器、第二I2C读写寄存器和I2C只读寄存器，分别存储写ID和写数据、读ID及读数据；读写操作单元，对内部寄存器堆进行读写操作；读写使能控制单元，根据I2C主机的发送信号产生读写使能信号并置1来控制读写操作单元，当写使能信号为1时进行写操作；当读使能信号为1时进行读操作并将读数据反馈至I2C只读寄存器。本发明的装置及方法在不额外增加外部接口开销和内部存储电路消耗的前提下，实现了对芯片内部寄存器堆的读写，对可测试性设计有重要意义。
-
Patent Agency Ranking
公开(公告)号：CN106649158B
公开(公告)日：2020-10-16
申请号：CN201611234220.6
申请日：2016-12-27
Applicant: 中国科学院微电子研究所
Abstract: 一种通过I2C接口读写内部寄存器堆的装置及方法，该装置包括：I2C主机，向I2C从机和读写使能控制单元发送信号并读取I2C从机中的数据；I2C从机，包括第一I2C读写寄存器、第二I2C读写寄存器和I2C只读寄存器，分别存储写ID和写数据、读ID及读数据；读写操作单元，对内部寄存器堆进行读写操作；读写使能控制单元，根据I2C主机的发送信号产生读写使能信号并置1来控制读写操作单元，当写使能信号为1时进行写操作；当读使能信号为1时进行读操作并将读数据反馈至I2C只读寄存器。本发明的装置及方法在不额外增加外部接口开销和内部存储电路消耗的前提下，实现了对芯片内部寄存器堆的读写，对可测试性设计有重要意义。
-
公开(公告)号：CN106951385B
公开(公告)日：2019-09-24
申请号：CN201710166006.X
申请日：2017-03-20
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种基于电容充放电结构的串行PWM信号解码电路，包括：时序逻辑产生电路，输入端接收PWM差分信号，并产生时序逻辑信号；至少两个电容充放电解码模块，输入端分别与时序逻辑产生电路的输出端连接，根据时序逻辑信号进行充放电；解码过程中电容充放电解码模块的充放电电容在充放电之前的电压为共模电压VCM，在充放电结束后充放电节点的电压为VC，通过判断二者的电压差极性识别PWM信号从而解码。本发明还提供了一种基于电容充放电结构的串行PWM信号解码方法。本发明结构简单，无需同步码流，避免了复杂的CDR及过采样结构的使用，实现了不同速率下的PWM信号解码，提高了信号传输效率降低了功耗。
-
公开(公告)号：CN106788300A
公开(公告)日：2017-05-31
申请号：CN201611151300.5
申请日：2016-12-14
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种用于高速串行接口中自动恒定差分信号幅值的系统，用于恒定系统外接的均衡器的输入信号幅值，确保均衡器的均衡效果，提高接收信号的完整性。所述系统包括：可变增益放大器，用于接收原始差分信号和增益控制电路输出的控制信号，对原始差分信号进行增益处理，将增益处理后的差分信号输出至系统外接的均衡器；幅值检测电路，用于提取增益处理后的差分信号的幅值，并将幅值转化为电压信号；电压比较器，用于比较所述电压信号与参考电压，输出比较结果；增益控制电路，用于根据所述比较结果确定控制码，并将控制码作为控制信号输出至可变增益放大器。
-
公开(公告)号：CN112612740B
公开(公告)日：2025-02-18
申请号：CN202011521890.2
申请日：2020-12-21
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供一种基于SPI总线协议的串行数据透传系统，包括：上位机，包括微控制器；以及从机芯片单元，包括多个串行连接的从机芯片，每个所述从机芯片包括主侧控制器、从侧控制器、以及两组多路选择器。所述多个串行连接的从机芯片中首个从机芯片的从侧控制器与所述上位机的微控制器相连，其余从机芯片的从侧控制器分别与前一从机芯片的主侧控制器相连，实现上位机对所有串联从机芯片的数据读写操作。
-
公开(公告)号：CN112612740A
公开(公告)日：2021-04-06
申请号：CN202011521890.2
申请日：2020-12-21
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供一种基于SPI总线协议的串行数据透传系统，包括：上位机，包括微控制器；以及从机芯片单元，包括多个串行连接的从机芯片，每个所述从机芯片包括主侧控制器、从侧控制器、以及两组多路选择器。所述多个串行连接的从机芯片中首个从机芯片的从侧控制器与所述上位机的微控制器相连，其余从机芯片的从侧控制器分别与前一从机芯片的主侧控制器相连，实现上位机对所有串联从机芯片的数据读写操作。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.021 seconds)
