-
公开(公告)号:CN105207660A
公开(公告)日:2015-12-30
申请号:CN201510580691.1
申请日:2015-09-11
Applicant: 中国科学院微电子研究所
IPC: H03K19/0175 , H03F3/45
CPC classification number: H03F3/45237
Abstract: 本发明提供了一种差模反馈电路,包括:发送器主体电路,包括:第三、第四、第五PMOS管,第三、第四NMOS管,以及由第一、第二PMOS开关管、第一、第二NMOS开关管和第一、第二负载电阻组成的互补桥式开关管;差模取样电路,包括:第九、第十、第十一PMOS电流镜管、第一运算放大器、第一、第二电阻;反馈电路,包括:第五、第六、第七、第八NMOS电流镜管,第六、第七、第八PMOS电流镜管以及第二运算放大器。本发明能解决MLVD发送器的负载阻抗受总线阻抗影响差分输出幅度不稳定问题。本发明的电路结构简单、实现容易,可提高发送器在总线应用中阻抗变化的适应能力,并且能减小输出信号的过冲。
-
公开(公告)号:CN105207660B
公开(公告)日:2018-06-19
申请号:CN201510580691.1
申请日:2015-09-11
Applicant: 中国科学院微电子研究所
IPC: H03K19/0175 , H03F3/45
CPC classification number: H03F3/45237
Abstract: 本发明提供了一种差模反馈电路,包括:发送器主体电路,包括:第三、第四、第五PMOS管,第三、第四NMOS管,以及由第一、第二PMOS管、第一、第二NMOS管和第一、第二负载电阻组成的互补桥式开关管;差模取样电路,包括:第九、第十、第十一PMOS管、第一运算放大器、第一、第二电阻;反馈电路,包括:第五、第六、第七、第八NMOS管,第六、第七、第八PMOS管以及第二运算放大器。本发明能解决MLVD发送器的负载阻抗受总线阻抗影响差分输出幅度不稳定问题。本发明的电路结构简单、实现容易,可提高发送器在总线应用中阻抗变化的适应能力,并且能减小输出信号的过冲。
-
公开(公告)号:CN105207661A
公开(公告)日:2015-12-30
申请号:CN201510601525.5
申请日:2015-09-18
Applicant: 中国科学院微电子研究所
IPC: H03K19/0175
Abstract: 本发明提供了一种多点低压差分信号发送器,包括:发送器主体,所述发送器主体为双电流模发送器结构,包括:第一、第二PMOS电流镜管,第一、第二NMOS电流镜管,以及由第一、第二PMOS开关管和第一、第二NMOS开关管组成的互补桥式开关管;其中,所述第一PMOS电流源管的源端接电源电压,第一NMOS电流源管的源端接地,互补桥式开关管接在第一PMOS电流源管和第一NMOS电流源管的漏端,第二PMOS电流镜管的源端和漏端分别接电源电压和第一电流源,第二NMOS电流镜管的源端和漏端分别连接地和第二电流源;泄流平波电路由第一二极管、第二二极管和第一开关串联组成,与所述互补桥式开关管并联。本发明通过引入电流泄放通路补偿电流源漏端的阻抗,解决了输出过冲问题,提高电路性能。
-
-