-
公开(公告)号：CN102064097A
公开(公告)日：2011-05-18
申请号：CN200910198914.2
申请日：2009-11-17
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/20 , H01L27/092 , H01L29/04
Abstract: 本发明涉及一种混晶材料的制备方法及用该材料制备的半导体器件。首先在绝缘体上硅(SOI，Silicon On Insulator)材料的顶层硅上进行第一次图形化刻蚀，将窗口区向下刻蚀到露出支撑衬底硅层；再对埋氧层进行选择性刻蚀，在顶层硅和支撑衬底硅层之间形成腔体，使得埋氧层形成柱状结构；通过化学气相沉积在材料表面依次沉积SiGe合金层和间隔层；进行第二次图形化刻蚀，将第一次图形化刻蚀形成的窗口区由外延形成的TEOS、间隔层和SiGe合金层刻蚀掉，露出支撑硅衬底层；从露出的支撑硅衬底的上表面开始外延Si、Ge或者SiGe合金层；然后对整个材料的上表面进行刻蚀或者化学机械抛光，去除上表面由于外延形成的间隔层，最终在材料的上表面形成混合晶体(或混合晶向)材料。
-
公开(公告)号：CN101655576B
公开(公告)日：2011-04-20
申请号：CN200910054731.3
申请日：2009-07-14
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明提供制备SOI基三维楔形耦合器集成衬底结构的方法，其特征在于采用硅微机械加工技术实现，所涉及的初始加工材料为SOI材料，利用硅材料不同晶面的选择性腐蚀特性，采用各向异性腐蚀、键合、光刻、干法刻蚀等微电子相关工艺得到在水平和垂直方向分别做线性变化的SOI基三维楔形耦合器集成衬底结构，且与该耦合器输出波导连接的微纳尺寸器件区域具有良好的表面质量，在有效提高通用光纤与小尺寸平面波导等光子学器件耦合效率的同时，也提供了良好的维纳尺寸光子学器件制备集成衬底结构，是制备高质量、高敏感度小尺寸光子学器件的保证，具有很强的实用性。
-
公开(公告)号：CN101958270A
公开(公告)日：2011-01-26
申请号：CN201010223124.8
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/265
Abstract: 本发明涉及一种绝缘体上超薄应变材料的制备方法，其特征在于在选定的半导体衬底材料上外延生长一层半导体材料，该外延生长的半导体材料厚度在临界厚度以内，且使晶体处于完全应变状态，接着进行氧离子注入，使氧离子主要分布在半导体衬底材料中，最后进行800-1200℃高温退火，在形成绝缘埋层的同时，使外延生长的半导体材料顶部发生弛豫，将应力转移到衬底材料的顶部中去，形成新的应变层。所制备的超薄应变材料层≤50nm。本发明只需一步氧离子注入结合外延工艺而省去键合和剥离工艺，使绝缘体上硅得以简单实现。
-
公开(公告)号：CN101916741A
公开(公告)日：2010-12-15
申请号：CN201010223281.9
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762
Abstract: 本发明涉及一种绝缘体上应变硅制备方法，其特征在于将SOI的顶层硅热氧化减薄至10-30nm，然后在超薄的顶层硅上外延Si1-xGex，Si1-xGex应变层的厚度不超过其临界厚度；进行离子注入，选择合适的能量，使离子注入到埋氧和衬底硅的界面；进行退火工艺，使应变的Si1-xGex层进行弛豫，同时，顶层硅受到拉伸的应力，离子注入使得埋氧和衬底硅的界面疏松，顶层硅成为应变硅；将剩余的Si1-xGex层移除，得到所需的应变硅材料。由此可见，本发明的最大优点是通过离子注入和外延工艺，而不需要键合工艺，直接将外延SiGe材料的应力反转，直接将应力转移到绝缘体上硅的顶层硅中，从而可望大大简化绝缘体上应变硅的制备工艺。
-
公开(公告)号：CN101692436A
公开(公告)日：2010-04-07
申请号：CN200910197073.3
申请日：2009-10-13
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 一种具有绝缘埋层的混合晶向应变硅衬底制备方法，包括如下步骤：提供一半导体衬底，所述半导体衬底包括第一锗硅层与支撑衬底，所述第一锗硅层具有第一晶向，支撑衬底具有第二晶向；在第一锗硅层中形成生长窗口；在生长窗口侧壁的表面形成侧墙；在生长窗口中外延生长第二锗硅层；抛光第一与第二锗硅层；注入氧离子至半导体衬底中并退火；在第一与第二锗硅层表面生长具有第一应变硅层与第二应变硅层。本发明的优点在于，保证了所有的器件层的下方都有绝缘埋层，以实现器件层和衬底之间的介质隔离。并且能够保持应变硅的应变程度，避免其在后续工艺中由于环境的变化而发生晶格的弛豫，导致应变特性丧失。
-
Patent Agency Ranking
公开(公告)号：CN101609800A
公开(公告)日：2009-12-23
申请号：CN200910053504.9
申请日：2009-06-19
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/31 , H01L21/762 , H01L21/84 , H01L21/20 , H01L21/02
Abstract: 一种制备混合晶向半导体衬底的方法，包括如下步骤：提供键合衬底，所述键合衬底包括剥离层、第一半导体层以及腐蚀停止层；提供第二半导体支撑衬底，所述第二半导体支撑衬底表面具有第二晶面；在第一半导体层或者第二半导体支撑衬底表面形成媒介层，或者在第一半导体层和第二半导体支撑衬底的表面均形成媒介层；将第二半导体支撑衬底与键合衬底键合；采用选择性腐蚀工艺除去剥离层和腐蚀停止层；对键合后衬底进行退火。本发明的优点在于，利用高温退火消除键合界面的由亲水键合导致的自然氧化层的办法，能够制备出全局混合晶向体硅衬底，并且该全局混合晶向半导体衬底的表面半导体层具有良好的厚度均匀性。
-
公开(公告)号：CN102130039B
公开(公告)日：2013-04-10
申请号：CN201010608061.8
申请日：2010-12-27
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/324 , H01L21/48
Abstract: 一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法，包括：提供器件衬底与支撑衬底；在器件衬底的表面形成绝缘层；采用两步热处理工艺热处理器件衬底；将带有绝缘层的器件衬底与支撑衬底键合，使绝缘层夹在器件衬底与支撑衬底之间；对键合界面实施退火加固；对键合后的器件衬底实施倒角研磨、减薄以及抛光。本发明的优点在于，在键合前采用吸杂工艺对器件衬底进行处理，表面形成洁净区域，随后将该洁净区转移到另一片支撑衬底之上，得到具有高晶体质量的键合材料。并且在热处理器件衬底的工艺中仅采用了两步热处理步骤，而将第三步高温热处理步骤与后续加固键合界面的步骤整合成一步，从而降低了工艺复杂度，节约了工艺成本并提高了工艺效率。
-
公开(公告)号：CN102820253A
公开(公告)日：2012-12-12
申请号：CN201110151806.7
申请日：2011-06-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/8238
CPC classification number: H01L21/76251 , H01L21/823807 , H01L21/823878 , H01L21/84 , H01L27/1203
Abstract: 本发明公开了一种基于SOI衬底的高迁移率双沟道材料的制备方法，基于传统的SOI（silicon-on-insulator）衬底，外延压应变的SiGe材料，用作PMOSFET的沟道材料；在SiGe材料上继续外延Si，采用离子注入、退火等手段，使部分应变的SiGe弛豫，同时将应变传递到上方Si层中，从而形成应变Si材料，用做NMOSFET的沟道材料。本方法其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。
-
公开(公告)号：CN102820252A
公开(公告)日：2012-12-12
申请号：CN201110151804.8
申请日：2011-06-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/8238
Abstract: 本发明公开了一种基于键合工艺的高迁移率双沟道材料的制备方法，利用体硅衬底外延压应变的SiGe层，采用键合工艺将SiGe层转移至热氧化的硅片上，该SiGe层，用作PMOSFET的沟道材料；在SiGe材料上继续外延Si，采用离子注入、退火等手段，使部分应变的SiGe弛豫，同时将应变传递到上方Si层中，从而形成应变Si材料，用作NMOSFET的沟道材料。本方法其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。
-
公开(公告)号：CN102820251A
公开(公告)日：2012-12-12
申请号：CN201110151802.9
申请日：2011-06-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/20
Abstract: 本发明公开了一种基于键合工艺的高K介质埋层的SOI材料制备方法。该方法将沉积有高K介质材料的支撑片与外延有SiGe层及Si层的器件片键合，并进行键合加固处理，通过背部研磨工艺，去除多余的Si衬底，并通过选择性腐蚀，移除SiGe层，从而可以得到高K介质为埋层的SOI材料，可以更好的控制器件的短沟道效应，为下一代的CMOS器件提供候选的衬底材料。
-
-
-
-
-
-
-
-
-
Search Results
504
records
(took 0.09 seconds)
