公开(公告)号：CN101443852A

公开(公告)日：2009-05-27

申请号：CN200680054615.6

申请日：2006-03-17

Applicant: 艾利森电话股份有限公司

Inventor： K·鲁特曼

IPC: G11C29/02 ,  G11C8/06 ,  G11C7/10

CPC classification number: G11C7/1036 ,  G11C7/22 ,  G11C7/222 ,  G11C8/06 ,  G11C29/003 ,  G11C29/02

Abstract: 一种用于调节数据存储单元的数字延迟功能的设备，包括所述数据存储单元(102)、弹性存储寄存器ESR(104)以及适于控制读和写操作的读时钟和写时钟、与所述写时钟关联的写计数器和与所述读时钟关联的读计数器。所述存储器(102)与所述ESR(104)串联工作。所述存储器(102)传送来自两个逻辑相邻的元件的两个数据元素。所述ESR(104)在写时钟的每个周期写入来自所述存储器(102)的所述两个数据元素，其中如果写计数器在写时钟的周期增加1，那么存储器(102)中的输出位置不发生变化，并且如果写计数器在写时钟的一个周期增加2，那么存储器(102)中的输出位置向后移动一个数据元素并且如果写计数器在写时钟的一个周期不发生变化，那么存储器(102)中的输出位置向前移动一个数据元素。

公开(公告)号：CN100476986C

公开(公告)日：2009-04-08

申请号：CN02818167.0

申请日：2002-09-17

Applicant: 圣地斯克公司

Inventor： 瑟尼·若尔·安德里安

IPC: G11C7/10

CPC classification number: G11C7/1048 ,  G11C7/1036 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1078 ,  G11C7/1087

Abstract: 用于存储单元的一个阵列的各列的选择电路，用来保持该存储单元的读出或写入数据。该存储单元可以是多状态存储单元。有一个移位寄存器链，其具有用于该阵列的各列的一个级。一选通脉冲被移位而通过该移位寄存器。伴随着每一时钟，该选通脉冲依次指向并启动一个不同的选择电路。然后由该选通脉冲启动了的该特定的选择电路将执行某一功能。在读出模式中，为从该集成电路中读取，所选的选择电路将发送所储存的信息到输出缓冲器。而当在编程模式中，所选的选择电路将从一输入缓冲器接收数据。该数据将被写入一个存储单元。

公开(公告)号：CN1698132A

公开(公告)日：2005-11-16

申请号：CN03824771.2

申请日：2003-09-17

Applicant: 桑迪士克股份有限公司

Inventor： 若尔-安德里安·瑟尼

IPC: G11C7/10 ,  G11C19/28

CPC classification number: G11C19/00 ,  G11C7/1036 ,  G11C16/10 ,  G11C16/26 ,  G11C2211/5642

Abstract: 本发明揭示一种能够对大量存储单元进行并行读取和写入的非易失性存储装置，其具有一可将多个读取/写入电路的冗余度降至最低的架构。在一个方面中，与所述多个读取/写入电路相关联的数据锁存器具有I/O功能且以一紧凑方式耦合以用于存储及串行传输。其由一或多个链路模块链构建而成，这些链路模块可选择性地表现为反相器或锁存器。一种方法能够通过在一组主链路模块与明显更小的一组从链路模块之间轮转数据而使所用链路模块的数量最少。

公开(公告)号：CN1568522A

公开(公告)日：2005-01-19

申请号：CN02818167.0

申请日：2002-09-17

Applicant: 圣地斯克公司

Inventor： 瑟尼·若尔·安德里安

IPC: G11C7/10

CPC classification number: G11C7/1048 ,  G11C7/1036 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1078 ,  G11C7/1087

Abstract: 用于存储单元的一个阵列的各列的选择电路，用来保持该存储单元的读出或写入数据。该存储单元可以是多状态存储单元。有一个移位寄存器链，其具有用于该阵列的各列的一个级。一选通脉冲被移位而通过该移位寄存器。伴随着每一时钟，该选通脉冲依次指向并启动一个不同的选择电路。然后由该选通脉冲启动了的该特定的选择电路将执行某一功能。在读出模式中，为从该集成电路中读取，所选的选择电路将发送所储存的信息到输出缓冲器。而当在编程模式中，所选的选择电路将从一输入缓冲器接收数据。该数据将被写入一个存储单元。

公开(公告)号：CN1298539A

公开(公告)日：2001-06-06

申请号：CN99805301.5

申请日：1999-03-29

Applicant: 爱特梅尔股份有限公司

Inventor： 萨罗杰·帕塔克 ,  格伦·A·罗森戴尔 ,  詹姆斯·E·佩恩 ,  N·汉佐

IPC: G11C7/00

CPC classification number: G11C7/062 ,  G11C7/065 ,  G11C7/1036

Abstract: 在串行配置存储器中使用的一种读出放大器(200)包括多个级,根据控制脉冲(SAEN)以受控制的方式(270)启动和禁止这些级。每当外部提供的时钟信号的第N个周期产生控制信号(SAEN),使用时钟来输出表示存储器的内容的位流。在一个较佳实施例中,利用N个如此的读出放大器(200)以并行的方式来读出包括所访问的存储器位置的N个存储器单元(位)。因此读出放大器(200)仅在足够于读出存储器单元的时间周期中激活。

公开(公告)号：CN1154607A

公开(公告)日：1997-07-16

申请号：CN96122802.4

申请日：1996-09-26

Applicant: 莱克斯马克国际公司

Inventor： 乔治·K·帕里什 ,  劳伦斯·R·斯图尔德

IPC: H03M9/00 ,  G06K19/07 ,  G06K15/02 ,  B41J2/01

CPC classification number: B41J2/04541 ,  B41J2/04563 ,  B41J2/0458 ,  B41J2/17526 ,  B41J2/17546 ,  B41J25/34 ,  B41J2202/17 ,  G11C7/1036 ,  G11C8/10

Abstract: 一种喷墨打印头识别系统，用于向喷墨打印机的电路部分提供打印头识别信息，包括集成到打印头芯片的一个或多个并行输入串行输出的动态移位寄存器，该芯片具有多个连接打印机电路部分和打印头电路部分的地址线。用单个数字位给每个移位寄存器编程和编码。在一个实施例中，在单个芯片地址线上由多个移位寄存器接收的电压脉冲(负载信号)给每个编码的寄存器的输入端加上寄存器自己的编码位。两个地址线为每个寄存器提供相继的顺序的时钟信号，以便把编码的信息串行移动到一个输出器件，打印机电路部分在这里读出打印头识别信息。