-
公开(公告)号：CN101971122B
公开(公告)日：2013-06-12
申请号：CN200980107919.8
申请日：2009-01-04
Applicant: 埃波斯开发有限公司
IPC: G06F3/0354 , G06F3/043 , G06F1/12
CPC classification number: G06F3/043 , G06F1/12 , G06F3/03545 , G06F3/0433
Abstract: 计算系统包括处理器和内部外围设备，以及将所述内部外围设备连接到所述处理器的系统总线。所述内部外围设备中的一个是超声数字化仪，其将来自至少两个关联的麦克风的超声信号数字化成携载对应位置的数字化音频信号并且在所述系统总线上将数字化的音频作为信号输出。
-
公开(公告)号：CN103095389A
公开(公告)日：2013-05-08
申请号：CN201110444291.X
申请日：2011-12-16
Applicant: 微软公司
IPC: H04J3/06
CPC classification number: H04L69/02 , G06F1/12 , G06F1/14 , H04J3/0667 , H04L69/28
Abstract: 本发明涉及分布式稳健时钟同步。提供了用于同步联网设备之间的时钟信息的技术。一个或多个设备可包括需要访问设备之间的数据以及公共时间基准的一个或多个应用程序。在一个实施例中，设备具有应用程序，该应用程序使用在网络环境中与其它设备共享的数据并且可参考每一个设备上的本地时钟信号。一设备可具有操作系统和软件应用程序之间的代码层，该代码层处理数据并为网络上的其它设备中的一个或多个维护远程时钟基准。
-
公开(公告)号：CN101364922B
公开(公告)日：2012-08-15
申请号：CN200810145167.1
申请日：2008-08-04
CPC classification number: G06F1/12 , G06F13/4291
Abstract: 本发明提供一种将通信线的线数削减至3条，并可进行数据通信与检测数据读取要求信号，在噪声因应对策方面亦相当优异的数据通信系统。本发明是经由控制线(11)、时脉线(12)及数据线(13)的3条线，进行微电脑(10)与按键扫描IC(15)间的数据通信与数据读取要求信号的检测。并且，具备数据线控制电路(26)，其控制数据线(13)的状态的方式为：当微电脑(10)的第1指令数据经由数据线(13)输入至按键扫描IC(15)时，禁止数据读取要求信号(RDRQ)输出至数据线(13)；当来自微电脑(10)的第2指令数据经由数据线(13)输入至按键扫描IC(15)时，可输出数据读取要求信号(RDRQ)至数据线(13)。
-
公开(公告)号：CN102575945A
公开(公告)日：2012-07-11
申请号：CN201080038978.7
申请日：2010-07-28
Applicant: 株式会社安川电机
CPC classification number: G06F1/12 , G05B19/0423 , G05B19/414 , G05B2219/33093 , G05B2219/33157 , G05B2219/33187 , G05B2219/33254 , G05B2219/34225 , H02M7/48
Abstract: 本发明提供一种低成本且能够缩短开发期间的接口电路、变频器装置、变频器系统及收发信方法。该接口电路(7)具备：通用CPU(8)，对进行时钟同步式双向串行通信的对象即串行编码器(2)发送时钟信号，并进行数据的收发；及附加电路(20)，检测从串行编码器(2)发送的接收数据的起始位，CPU(8)收到从附加电路(20)发出的起始位的检测信号，开始计数接收数据的位数，在计数完预先设定的接收数据的位数后停止发向串行编码器(2)的时钟信号。
-
公开(公告)号：CN102570973A
公开(公告)日：2012-07-11
申请号：CN201110153356.5
申请日：2011-06-09
Applicant: 联发科技股份有限公司
IPC: H03B5/04
CPC classification number: G06F1/12 , G06F1/3203 , H04W52/028 , H04W52/0287 , Y02D70/144 , Y02D70/164 , Y02D70/168
Abstract: 本发明提供一种时钟系统以及用于时钟系统的方法，其中时钟系统包括：时钟信号产生电路，用于产生主时钟信号和参考时钟信号，其中，主时钟信号和参考时钟信号都从时钟信号产生电路的振荡信号中提取；以及控制电路，耦接于时钟信号产生电路，当时钟系统在正常模式下时，控制电路用于接收主时钟信号，以及当时钟系统退出省电模式时，控制电路根据参考时钟信号，来补偿从主时钟信号产生的时序信息；其中，时钟系统在进入省电模式时会关闭主时钟信号以节省电力，并在退出省电模式时启动主时钟信号。利用本发明可得到连续时间信息，实现信息提取的快速完成并改进电力消耗。
-
Patent Agency Ranking
公开(公告)号：CN102428423A
公开(公告)日：2012-04-25
申请号：CN201080021867.5
申请日：2010-05-20
Applicant: 克罗诺洛吉克有限公司
Inventor： 彼得·格雷厄姆·福斯特 , 亚历克斯·库兹涅佐夫
CPC classification number: G06F13/423 , G06F1/08 , G06F1/12 , G06F11/3027 , G06F13/10 , G06F13/4022 , G06F13/4027 , G06F13/405 , G06F13/4282 , G06F2213/0042 , H04L7/04 , H04L7/08
Abstract: 一种减少同步USB装置的本地时钟中的抖动的方法，该同步USB装置被附接至USB集线器，该USB集线器具有本地时钟和中继器电路，该方法包括：使用USB集线器观测USB数据流，数据流具有数据流比特率；所述USB集线器对USB数据流中的周期性信号结构解码；USB集线器响应对周期性信号结构解码而产生事件信号；和USB集线器将USB集线器的本地时钟的频率锁定至周期性事件信号。USB集线器的本地时钟适于大致以数据流比特率的频率的整数倍而作为USB集线器的中继器电路的计时源。
-
公开(公告)号：CN101288085B
公开(公告)日：2012-02-22
申请号：CN200680026302.X
申请日：2006-07-19
Applicant: 因特莱弗莱克斯公司
Inventor： 威廉·亨利·巴雷斯 , 丹尼尔·诺厄·佩利 , 洛朗·马里·施利希特
CPC classification number: G06K19/0705 , G06F1/12 , G06F1/3209 , G06F1/3287 , G06K7/0008 , G06K19/0707 , G06K19/0712 , G06K19/0723 , G06Q10/08 , H04W52/0238 , H04W52/028 , Y02D10/171 , Y02D70/166
Abstract: 本发明公开了一种激活一个或多个设备的系统和方法。根据一个实施例，设备接听一个激活码，该激活码具有一长度字段和一掩码字段，该掩码字段包括一掩码值，该长度字段将所述掩码字段的长度指定为该掩码值的最后的一位。在接收激活码之后，该长度字段与一存储的长度值比较，以确定该长度字段是否符合一个预定的标准，如果长度字段符合该预定的标准，则加载激活值的地址(如果该地址字段存在的话)，并且掩码字段的适当位(掩码值)与一存储的激活值比较。若掩码值与存储的激活值匹配，则生成一激活信号。该激活信号可用于激活附加的电路系统，包括整个设备。
-
公开(公告)号：CN102342024A
公开(公告)日：2012-02-01
申请号：CN201080010397.2
申请日：2010-02-26
Applicant: 奈尔频率控制公司
IPC: H03L7/04
CPC classification number: H03B5/364 , G06F1/04 , G06F1/12 , H03B2200/0074
Abstract: 公开了一种基于晶体振荡器的模块，其包括从第一总线接收经调节的信号并将谐振器信号传递到持续级放大器的晶体谐振器。同步范围扩展电路连接在增益控制网络和谐振器之间。三态缓冲器具有主输入，其连接成通过缓冲器接收谐振器信号。三态缓冲器的输出连接到第二总线，如果必要穿过匹配网络。同步时钟系统可通过将这些模块交替地连接到这两个总线来形成。三态缓冲器也具有控制输入，其可连接到在Vcc和地之间的延迟电路，以便允许热插拔和其它益处。
-
公开(公告)号：CN102332960A
公开(公告)日：2012-01-25
申请号：CN201110151072.2
申请日：2011-06-07
Applicant: 索尼公司
Inventor： 竹内秀伦
Abstract: 在此公开一种信号传输系统，包含：第一信号处理部分，其配置为基于基准信号进行信号处理；高频基准信号生成部分，其配置为生成和发送相比于所述基准信号具有更高频率的高频基准信号，以使得高频基准信号与所述基准信号同步；低频基准信号生成部分，其配置为从所述高频基准信号生成部分接收所述高频基准信号，并生成相比于所述高频基准信号具有更低频率的低频基准信号，以使得低频基准信号与接收到的高频基准信号同步；以及第二信号处理部分，其配置为基于所述低频基准信号生成部分生成的所述低频基准信号进行信号处理。
-
公开(公告)号：CN1790224B
公开(公告)日：2012-01-11
申请号：CN200510022999.0
申请日：2005-12-15
Applicant: 惠普开发有限公司
CPC classification number: G06F1/12
Abstract: 本发明提供了一种激活参考时钟的方法，包括：配置参考时钟单元接收外部卡检测信号；以及配置所述参考时钟单元以基于所述外部卡检测信号来激活参考时钟信号输出。本发明也提供了一种系统，包括：处理器；芯片组，其耦合到所述处理器；以及参考时钟单元，其耦合到所述芯片组，所述参考时钟单元输出可缩放数量的参考时钟信号，用以使嵌入数据包中的时钟信号与另一个时钟信号同步，其中所述参考时钟单元基于芯片组的可编程输入和所述参考时钟单元之一接收的外部卡检测信号来激活至少一个所述参考时钟信号，所述外部卡检测信号标识外部卡何时耦合到所述系统。
-
-
-
-
-
-
-
-
-
Search Results
407
records
(took 0.02 seconds)
