-
-
公开(公告)号：CN103441747B
公开(公告)日：2016-08-10
申请号：CN201310391182.5
申请日：2013-08-31
Applicant: 西安电子科技大学
IPC: H03H17/00
Abstract: 一种低差损低相移高集成度五位步进式超宽带数控衰减器，基于硅基RF CMOS工艺，由传输线TL0、π型结构的8dB衰减模块、电感L1、T型?桥T型组合结构的0～7dB组合衰减模块、电感L2、π型结构的16dB衰减模块、传输线TL1顺序级联的单一信号通路构成，采用MOS管作为控制开关，由五个独立控制端控制三个衰减模块工作，利用电感网络进行相位补偿，工作频率范围为Ku波段，以1dB长度步进在的0～31dB的衰减范围内，可实现共32种状态低差损低相移的信号幅度衰减。本发明具有差损低、附加相移小、生产成本低、芯片面积小和兼容数字处理模块的优点，可用于单芯片超宽带通信系统集成。
-
公开(公告)号：CN105825480A
公开(公告)日：2016-08-03
申请号：CN201610132742.9
申请日：2016-03-09
Applicant: 西安电子科技大学
CPC classification number: G06T5/003 , G06T5/10 , G06T2207/10004 , G06T2207/30108 , G06T2207/30168
Abstract: 本发明公开了一种基于蓝宝石表面缺损自动化检测的图像去模糊方法，主要解决蓝宝石表面缺损自动化检测中极易出现的两种模糊?线性运动模糊和离焦模糊。其实现过程为：对输入的模糊图像做改进的倒谱处理，得到模糊核函数的特征；对倒谱做位平面分离处理，提取核函数的特征；对倒谱的第2位平面使用Radon变换，提取核函数参数；用提取出的核函数参数重建核函数；使用迭代逆滤波方法复原模糊图像。本发明能够有效复原出清晰的蓝宝石缺损图像，消除水纹效应，能为下一步的缺损检测与判定提供优质的图像源。
-
公开(公告)号：CN103475357B
公开(公告)日：2016-07-06
申请号：CN201310392076.9
申请日：2013-08-31
Applicant: 西安电子科技大学
IPC: H03K19/094 , H01L23/64
Abstract: 本发明公开一种可应用于射频集成电路的基于有源电感实现的片上半有源电感，包括一个片上无源电感、一个负阻结构单元和一个有源电感单元三个部分。其中，片上无源电感的一端为输入端，另一端接地；负阻结构单元是一个二端口电路，其中端口1接输入端，端口2接有源电感单元的输入端；有源电感单元是一个单端输入有源电感，其输入端与负阻结构单元的端口2相连接。本发明采用负阻结构单元补偿了无源片上电感的损耗，将有源电感连接负阻结构单元的负载，占用芯片面积小，提高了片上无源电感在高频下的Q值。
-
公开(公告)号：CN103427781B
公开(公告)日：2016-07-06
申请号：CN201310391271.X
申请日：2013-08-31
Applicant: 西安电子科技大学
IPC: H03H7/24
Abstract: 本发明公开了一种硅基高线性度低相移超宽带数字衰减器，包括1dB、2dB、4dB、8dB、16dB五个衰减模块，采用带有沟道并联电阻结构和体悬浮结构的两种锗硅BiCMOS工艺的NMOS场效应晶体管作为控制开关，由五组互补数字信号独立控制五个衰减模块工作，利用低通网络进行相位补偿，通过电感进行相邻衰减模块间匹配，通过传输线匹配到50Ω的输入和输出阻抗，工作频率范围为1～25GHz，以1dB长度步进在的0～31dB的衰减范围内，可实现共32种状态低差损低相移的信号幅度衰减。本发明具有差损低、附加相移小、线性度高、生产成本低、芯片面积小的优点，可用于大幅度信号处理和单芯片集成。
-
Patent Agency Ranking
公开(公告)号：CN105070314A
公开(公告)日：2015-11-18
申请号：CN201510523684.8
申请日：2015-08-24
Applicant: 西安电子科技大学宁波信息技术研究院
IPC: G11C11/16
CPC classification number: G11C11/1673
Abstract: 本发明涉及一种用于提高自旋磁随机存储器读取可靠性的电路，包括读取列选开关、灵敏放大器、读使能开关、读写隔离开关。读写隔离开关连接于写入驱动电路和存储位单元之间。读使能开关包括第一读使能开关和第二读使能开关，第一读使能开关连接于所述灵敏放大器的输入端和存储位单元之间，第二读使能开关连接于所述地线和存储位单元之间。读取列选开关连接于灵敏放大器的输出端。该用于提高自旋磁随机存储器读取可靠性的电路中，灵敏放大器输入端与地线之间的等效电阻相应减小，灵敏放大器的读取电流提高，从而提高了灵敏放大器两输入端的匹配性，提高了自旋转移力矩磁随机存储器的读取可靠性。
-
公开(公告)号：CN105023603A
公开(公告)日：2015-11-04
申请号：CN201510523020.1
申请日：2015-08-24
Applicant: 西安电子科技大学宁波信息技术研究院
IPC: G11C11/16
CPC classification number: G11C11/16
Abstract: 本发明涉及一种具有延时读取技术的自旋磁随机存储器自使能电路，包括写入控制逻辑电路、写入驱动电路、读写隔离开关、存储位单元、读使能开关、灵敏放大器和能够实现读写隔离开关和读使能开关自使能导通和截止的自使能控制逻辑电路。写入驱动电路的输入端与写入控制逻辑电路的输出端相连接，读写隔离开关连接于写入驱动电路的输出端和存储位单元之间，读使能开关连接于存储位单元和灵敏放大器的输入端之间，自使能控制逻辑电路的输入端与灵敏放大器的输出端相连接，自使能控制逻辑电路的输出端分别连接写入控制逻辑电路、读写隔离开关和读使能开关。该具有延时读取技术的自旋磁随机存储器自使能电路能耗低、可靠性高。
-
公开(公告)号：CN100358155C
公开(公告)日：2007-12-26
申请号：CN200510096161.6
申请日：2005-10-14
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L21/336 , H01L27/00 , G09G3/28
Abstract: 本发明公开了一种等离子体平板显示器选址驱动芯片制备方法。主要解决现有PDP选址驱动芯片的高低压兼容问题和生产成本高的问题。采用在不同的外延块上实现高压VDMOS、LDMOS管，低压NPN、CMOS管的一体化集成，其主要过程是：备片，制作N型埋层、P型埋层，长外延层；制作N+深入区、P阱、P场、N场；场氧化、调整阈值电压、栅氧化、淀积并光刻多晶硅；硼注入、N+磷注入、P+硼注入，分别形成所述四种管子的主要区域，最后经退火、淀积SiO2与硼磷硅玻璃、淀积与光刻金属层和介质层、钝化后进行合金，完成整个集成器件的制作。本发明具有生产成本低，耐压及电流能力强的优点，可用于制作各种高电压的功率集成电路。
-
公开(公告)号：CN1779987A
公开(公告)日：2006-05-31
申请号：CN200510096162.0
申请日：2005-10-14
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/02 , H01L27/00 , H01L21/336 , H01L21/822
Abstract: 本发明公开了一种可集成的高压LDMOS晶体管结构及其制备方法。其结构采用在P型衬底1与N型外延层3之间设有埋层2，在N型外延层上设的源、漏区之间设有场氧化层9作为厚栅氧化层，该厚栅氧化层上设有N型多晶硅栅8，其延长部分为场板12；在漏区内设有低浓度P型区5，该P型区里设有P+区7D，该P+区的两边均设有P型漂移区4D，源区中间设有N+接触区6，该N+接触区的两边均设有P+区7S，每个P+区的一边各设有P型漂移区4S。其制备过程是：注入埋层、生长外延层，进行外延层场氧化，淀积并刻蚀多晶硅栅，在外延层上依次注入漏区的低浓度的P型区、源区的N+接触区、漏区的P+区、源区的P+区。具有击穿电压高的优点，可用于高压功率集成电路。
-
公开(公告)号：CN1746954A
公开(公告)日：2006-03-15
申请号：CN200510096161.6
申请日：2005-10-14
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种等离子体平板显示器选址驱动芯片制备方法。主要解决现有PDP选址驱动芯片的高低压兼容问题和生产成本高的问题。采用在不同的外延块上实现高压VDMOS、LDMOS管，低压NPN、CMOS管的一体化集成，其主要过程是：备片，制作N型埋层、P型埋层，长外延层；制作N+深入区、P阱、P场、N场；场氧化、调整阈值电压、栅氧化、淀积并光刻多晶硅；硼注入、N+磷注入、P+硼注入，分别形成所述四种管子的主要区域，最后经退火、淀积SiO2与硼磷硅玻璃、淀积与光刻金属层和介质层、钝化后进行合金，完成整个集成器件的制作。本发明具有生产成本低，耐压及电流能力强的优点，可用于制作各种高电压的功率集成电路。
-
-
-
-
-
-
-
-
-
Search Results
119
records
(took 0.032 seconds)
