-
公开(公告)号：CN103950951B
公开(公告)日：2016-01-13
申请号：CN201410169306.X
申请日：2014-04-25
Applicant: 清华大学
Abstract: 本发明提供一种杂原子ZSM-5分子筛的合成方法，包括步骤：(1)将镓源、铝源加入模板剂中，再加入氢氧化钠，然后与硅源混合，形成溶胶凝胶体系；(2)晶化48-80小时；(3)过滤并烘干，焙烧除去有机模板剂，(4)分子筛粉末用氢氧化铵溶液离子交换为氢型分子筛。本发明提出的合成方法，采用价格低廉的硅源、镓源、铝源、矿化剂及有机模板剂直接合成，分子筛不必进行后续微孔孔径调整。合成的杂原子ZSM-5分子筛属于MFI结构，没有杂相晶系出现。与常规ZSM-5分子筛相比，生物质和聚乙烯在杂原子ZSM-5分子筛进行催化快速热解，单环芳烃总收率没有降低，苯、甲苯、对二甲苯在芳烃中的选择性提高到80％左右。
-
公开(公告)号：CN105068784A
公开(公告)日：2015-11-18
申请号：CN201510419816.2
申请日：2015-07-16
Applicant: 清华大学
IPC: G06F7/523
Abstract: 本发明属于嵌入式系统的密码算法实现技术领域，尤其涉及一种基于三进制有限域蒙哥马利模乘的Tate对算法和实现该算法的硬件结构,包括：将两个输入的椭圆曲线上的点P和R的X坐标和Y坐标分别由所定义的GF(3m)域上转换到蒙哥马利域；按照由GF(3m)上的乘法、加/减法和立方运算作为基本运算的MDL算法流程在蒙哥马利域上分别进行运算；再把计算结果从蒙哥马利域上转换回GF(36m)域上，再计算结果的33m-1次模幂。硬件结构包括：顶层处理器、控制器、三进制累加器、三进制乘法器、寄存器堆、SRAM；控制器控制三进制累加器和三进制乘法器的输入以及SRAM和寄存器堆的读写操作，从而控制整个电路的数据传输。
-
公开(公告)号：CN103344874A
公开(公告)日：2013-10-09
申请号：CN201310269617.9
申请日：2013-06-28
Applicant: 清华大学 , 天津蓝海微科技有限公司
IPC: G01R31/02
Abstract: 本发明涉及一种有源屏蔽布线的检测电路，属于芯片的安全防护检测技术领域；该电路包括第一级放大器、储值电路、第二级放大器、A/D转换器、CPU控制器、一次写入存储器以及比较器；第一级放大器由第一放大器、多个开关及多根被检测的屏蔽线组成；储值电路的一端接第一级放大器的输出端，另一端接第二级放大器的正输入端；A/D输入端接第二级放大器的输出端；A/D输出端与比较器的输入端连接；CPU分别与第一级放大器和一次写入存储器连接，一次写入存储器与CPU以及比较器连接；比较器的输入端分别与一次写入存储器的输出端和A/D输出端相连。本发明可以减小电路的失配、工艺偏差以及温度的影响，从而提高检测电路的精度。
-
公开(公告)号：CN1654966A
公开(公告)日：2005-08-17
申请号：CN200510011112.8
申请日：2005-01-07
Applicant: 清华大学
Abstract: 集成电路芯片瞬态电流测量方法及其系统属于集成电路测试领域，其特征在于，它含有：根据激励约束产生激励图形；激励图形分组及建立分组索引；瞬态电流波形的提取；对采集到的瞬态电流进行数据处理并形成数据文件；对数据文件按需进行实验分析等步骤。本发明基于普通集成电路测试设备和高速混合信号数字采样示波器等普通设备，扩展了普通集成电路测试设备的功能，同时，建立了一套从激励图形生成到测量、处理数据的完整流程，提高了工作效率。
-
公开(公告)号：CN1641649A
公开(公告)日：2005-07-20
申请号：CN200410101820.6
申请日：2004-12-24
Applicant: 清华大学
Abstract: CMOS功耗平衡延时不敏感超前进位加法器用的进位产生电路和进位控制的进位产生电路属于密码芯片设计中的抗功耗分析工具领域，进位产生电路的特征在于：它含有一对交叉耦合的PMOS管，其漏极作为输出端；一对由时钟信号控制的PMOS管作充电开关；一对由时钟信号控制的NMOS管作放电开关；在放电开关和地之间有一个求值网络，它含有进位消除、进位传递、进位产生、输入信号控制的管子及相应的平衡管、复位管，共同构成一个动态差分求值电路，以保证得到一个对称的充放电结构。本发明从而构成一个动态交叉耦合差分电路。用本发明电路制作的功耗平衡加法器与一般加法器相比，其功率信号的信噪比升高了9倍。
-
Patent Agency Ranking
公开(公告)号：CN118331493A
公开(公告)日：2024-07-12
申请号：CN202410433380.1
申请日：2024-04-11
Applicant: 北京智芯微电子科技有限公司 , 清华大学
Abstract: 本发明提供一种缓冲存储器数据同步方法、装置和电子设备，属于电子技术领域，数据同步方法包括：获取访问请求对应的目标数据在可见阵列的缓存单元状态变化以及在隐藏阵列中的缓存单元状态；基于访问请求的请求类型、目标数据在可见阵列的缓存单元状态变化和目标数据在隐藏阵列中的缓存单元状态，确定可见阵列和隐藏阵列之间的数据同步策略；其中，可见阵列表征所述访问请求当前使用的存储阵列；隐藏阵列表征所述访问请求当前未使用的另一个存储阵列。本发明用以解决第一存储阵列和第二存储阵列可以在不同的时间点使用相同的数据，完全隔绝两个缓存路径可能带来数据不一致的缺陷。此外，该发明也不会产生新的时间侧信道，保证了数据安全。
-
公开(公告)号：CN113989560B
公开(公告)日：2024-06-18
申请号：CN202111265556.X
申请日：2021-10-28
Applicant: 清华大学
IPC: G06V10/764 , G06V10/774
Abstract: 本申请公开一种用于雷达姿势识别的在线半监督学习分类器及其分类方法，分类器包括：特征缓存器模块用于在预设替换策略下进行样本缓存；极端随机森林模块用于在经过离线式预训练后具有分类能力，将新到达的无标签姿势样本赋予伪标签并通过筛选后，将无标签姿势样本的索引、伪标签和特征向量存入特征缓存器模块，索引存入极端随机森林模块的相应叶子节点，依据伪标签更新叶子节点中的标签计数器，当叶子节点满足分裂条件时，根据存储的索引向量从特征缓存器模块中提取对应批次的样本并调用极端随机森林的节点分裂算法进行分裂。由此，解决了离线采集训练样本成本高的问题以及离线监督式机器学习算法在未提供过训练样本的用户上的泛化性能低的问题。
-
公开(公告)号：CN114333075A
公开(公告)日：2022-04-12
申请号：CN202111667092.5
申请日：2021-12-31
Applicant: 清华大学
Abstract: 本申请涉及生物特征识别技术领域，特别涉及一种动态手写签名识别方法、装置及电子设备，其中，方法包括：基于电磁波或超声波雷达采集携带有用户书写过程的手部和/或笔的运动和姿态信息的雷达探测数据；从雷达探测数据中提取用户的被测签名的签名特征；将被测签名的签名特征与数据库中模板的签名特征进行匹配，并由匹配的对应模板识别被测签名。由此，采用雷达技术作为信息采集手段并以书写过程的动态特征作为识别特征，具有难以模仿、书写自然、装置便携性高的优点。
-
公开(公告)号：CN113138804A
公开(公告)日：2021-07-20
申请号：CN202110433608.3
申请日：2021-04-20
Applicant: 清华大学
Inventor： 李翔宇
Abstract: 本发明涉及一种在传输过程中提取流数据特征的流处理器及其实现方法，其特征在于，包括实时流输入端口、指令缓存器、译码器、数据准备模块、执行模块、写回模块和本地存储器；实时流输入端口用于输入实时流数据；指令缓存器用于缓存指令序列，并取出当前需执行的指令；译码器用于提取出当前需执行指令的关键字段；数据准备模块用于提取本地存储器内存储的源操作数向量元素并输入至执行模块，将到达的实时流数据转发至执行模块；执行模块用于对实时流数据、当前需执行指令的立即数或本地存储器内存储的向量进行单目运算或双目运算，得到运算结果，本发明可以广泛应用于传感器数据处理器领域中。
-
公开(公告)号：CN109474641B
公开(公告)日：2020-05-12
申请号：CN201910003982.2
申请日：2019-01-03
Applicant: 清华大学
IPC: H04L29/06 , H04L12/933
Abstract: 本发明涉及一种可破坏硬件木马的可重构交换机转发引擎解析器，其包括数据预处理单元、若干级联的基本处理单元和提取单元；第一级基本处理单元的密钥通路对密钥进行密钥位关键字提取和移位，并将结果发送至本级的数据通路和下级的密钥通路；基本处理单元的数据通路对数据帧进行关键字段提取和移位，生成下一级基本处理单元的提取字段偏移量、本级各字段的偏移量和字段标识和移位后的数据帧分别发送至下一级或本级基本处理单元；其他各级基本处理单元依次对密钥帧和数据帧进行关键字提取和移位；提取单元从最后一级基本处理单元中进行密钥帧和数据帧的提取，并转发至后续包处理部分。本发明可广泛应用于交换机转发引擎解析器的设计中。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.025 seconds)
