-
公开(公告)号：CN114121678A
公开(公告)日：2022-03-01
申请号：CN202210096848.3
申请日：2022-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明涉及finfet技术领域,公开了一种finfet的制造方法，在实际使用时，本发明在衬底上制作完栅极多晶硅层以及使用清洗溶液清洗衬底的表面后，对栅极多晶硅层与Fin的接触拐角处进行蚀刻，降低栅极多晶硅层与Fin的接触拐角，进而避免栅极多晶硅层与Fin的接触拐角过大而导致制作完的finfet的栅极与Fin的接触拐角过大；又或者当去除掉衬底上的栅极多晶硅层后，通过先在栅极多晶硅层处制造一层填充层，然后再制作高介电层和栅极金属，可以降低finfet的栅极与Fin的接触拐角，进而避免finfet的栅极与Fin的接触拐角过大而影响finfet的交流性能，提高finfet的良品率。
-
公开(公告)号：CN114121677A
公开(公告)日：2022-03-01
申请号：CN202210096839.4
申请日：2022-01-27
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/336 , H01L29/786
Abstract: 本发明公开了一种FDSOI器件的沟道制作工艺优化方法，其可使沟道减薄，以满足栅极长度缩短、良好短沟道效应控制作用，同时可避免因沟道减薄而导致的源漏极电阻值增加、外延生长源漏极缺陷等问题出现，沟道制作工艺优化方法包括以下步骤：在晶圆上生长衬底，在衬底上依次制备隔离槽、沟道层、栅极层、源漏极区；对栅极层进行选择性刻蚀，使栅极层下方的沟道层暴露出来；选择性氧化暴露出的沟道层，获取第一沟道区氧化硅，第一沟道区氧化硅的厚度为第一预定厚度；刻蚀去除第一沟道区氧化硅，获取第二刻蚀槽；在第二刻蚀槽内氧化生长第二沟道区氧化硅，第二沟道区氧化硅的厚度为第二预定厚度。
-
公开(公告)号：CN114114825A
公开(公告)日：2022-03-01
申请号：CN202210096861.9
申请日：2022-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本发明公开了一种掩模版优化方法及晶体管栅极制作工艺方法，该方法基于OPC修正模型实现，其特征在于，掩模版优化步骤包括：提供一目标版图；基于目标版图获取待成型的掩模版图型，掩模版图型包括栅极图型；判断栅极图型的宽度尺寸是否符合预先设定的阈值，若是，则进入下一步骤；获取辅助图型，将辅助图型作为预补值，基于预补值构建OPC修正模型；通过OPC修正模型对交界区域的栅极图型进行自动修正，获得优化掩模版。
-
公开(公告)号：CN113725353A
公开(公告)日：2021-11-30
申请号：CN202111032793.1
申请日：2021-09-03
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本发明提供了一种MTJ器件及其制作方法以及MRAM，该MTJ器件包括：衬底；设置在所述衬底上的叠层结构，所述叠层结构具有多层依次层叠的功能层；所述叠层结构包括：第一部分MTJ、第二部分MTJ和第三部分MTJ；所述第一部分MTJ中任一所述功能层的延伸方向与所述第三部分MTJ中同一所述功能层的延伸方向平行，且垂直于所述第二部分MTJ中同一所述功能层的延伸方向；所述第一部分MTJ中任一所述功能层与所述第三部分MTJ中同一所述功能层位于所述第二部分MTJ中同一所述功能层的两侧。应用本发明技术方案，在提高集成度的同时，提高了器件存储性能以及可靠性。
-
公开(公告)号：CN113707557A
公开(公告)日：2021-11-26
申请号：CN202110960407.9
申请日：2021-08-20
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/336 , H01L29/788
Abstract: 本发明涉及一种半导体结构及其制备方法。该半导体结构的制备方法包括：提供基底，基底包括衬底、衬底介质层和全耗尽沟道层；其中，基底内形成有阱区；衬底介质层位于衬底上，且覆盖阱区；全耗尽沟道层层位于衬底介质层上；于全耗尽沟道层的上表面形成栅极结构；于全耗尽沟道层的上表面形成源极和漏极，源极与漏极分别位于栅极结构相对的两侧。上述半导体结构的制备方法，通过在阱区和浮栅之间形成全耗尽沟道层，可以减小半导体结构工作时的漏电流；同时，源极和漏极形成于全耗尽沟道层的上表面，源极和漏极的体积更大，与在基底中形成源极和漏极的方案相比，利用上述半导体结构的制备方法可以明显提高所得半导体结构的饱和电流。
-
Patent Agency Ranking
公开(公告)号：CN113594161A
公开(公告)日：2021-11-02
申请号：CN202110875857.8
申请日：2021-07-30
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开了一种半导体器件及其制作方法，所述半导体器件包括：半导体衬底；设置在所述半导体衬底内的N型阱区；设置在所述N型阱区背离所述半导体衬底表面内的P型阱区；所述P型阱区背离所述N型阱区的一侧具有多个器件模块，所述器件模块包括至少一个MOS单元；相邻所述器件模块之间具有深沟槽隔离结构；同一所述器件模块中，如果具有多个MOS单元，相邻所述MOS单元之间具有浅沟槽隔离结构；其中，所述深沟槽隔离结构的底部位于所述N型阱区内，所述浅沟槽隔离结构的底部位于所述P型阱区内。本发明通过设置双沟槽隔离结构，在减小区域面积的同时，可以增加设计弹性，使电路设计更加灵活，并且可以降低成本，提高器件性能，降低功耗。
-
公开(公告)号：CN113257779B
公开(公告)日：2021-09-24
申请号：CN202110769926.7
申请日：2021-07-08
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L23/498 , H01L23/528 , H01L25/07 , H01L21/60 , H01L21/50 , H01L21/768
Abstract: 本发明涉半导体技术领域,公开了基于FDSOI的背偏压控制的芯片结构及其制造方法，包括第一晶圆和第二晶圆，第一晶圆上设有第一芯片，第一芯片的最上层的金属连线层设有M个第一键合Pad；第二晶圆上设有第二芯片，第二芯片的最上层的金属连线层设有M个第二键合Pad；第一芯片第二芯片键合，当第一芯片与第二芯片键合后，M个第一键合Pad与M个第二键合Pad一一电性连接，本发明的芯片结构在实际使用时由于第一芯片和第二芯片通过键合的方式连接，而不是在平铺在底板上后通过金属线路连接，减少了第一芯片和第二芯片集成时所需要的面积，另外本发明通过在第二芯片的背面制作FDSOI晶体管的背压控制电路，从而大大地节省了芯片面积。
-
公开(公告)号：CN113054006A
公开(公告)日：2021-06-29
申请号：CN202110288621.4
申请日：2021-03-18
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L29/423 , H01L27/088 , H01L27/02
Abstract: 本发明公开了一种半导体器件布局结构，其可使半导体器件尺寸缩小，同时可确保半导体器件的电学性能，其包括衬底、布置于衬底上的源极区、漏极区、栅极区、连通源极区与漏极区的沟道、连接线，源极区、漏极区、栅极区均为主动区域，主动区域包括第一主动区域、第二主动区域，源极区、漏极区均包括若干间隔平行分布的第一主动区域，栅极区包括三个间隔平行分布的第二主动区域，且三个第二主动区域分别与源极区和漏极区的两侧端、中部垂直，连接线位于相邻两个第二主动区域之间，连接线与栅极区平行，与第一主动区域垂直相交，连接线的两端凸出于第一主动区域的两侧，或连接线位于第一主动区域的中部位置或边缘位置，第二主动区域的宽度为14nm。
-
公开(公告)号：CN112928016A
公开(公告)日：2021-06-08
申请号：CN202110133828.4
申请日：2021-02-01
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/02 , H01L21/324
Abstract: 本发明属于集成电路制造技术领域，尤其涉及晶圆的快速退火工艺。本发明提供的用于晶圆的快速退火工艺，在基础中快速退火工艺中的快速升温步骤前对硅片进行固相外延处理。重参杂离子造成晶格损伤，在离子布植接面形成非晶与单晶的界面，通过中低温短时间回火，界面下方的单晶体可作为非晶层再结晶的籽晶而完成固相外延流程，砷造成的晶格损伤会随着结晶大幅修复，同时因为此过程温度不会太高且时间相对较短，因此并不会影响其他轻参杂离子的扩散而造成接面变深。因此，本发明提供的工艺无需额外制程，成本投入，在已有工艺制程中引入新的方案，既能实现对重参杂离子造成的高晶格损坏修复，同时能兼顾保证所有离子高活化率以及形成浅接面。
-
公开(公告)号：CN119787980A
公开(公告)日：2025-04-08
申请号：CN202411659615.5
申请日：2024-11-19
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明公开一种宽频率调节范围的压控振荡器，涉及射频技术领域，以解决现有技术中振荡器的输出频率调谐范围窄、不连续的问题。压控振荡器，包括：无源拓扑模块、有源负阻模块、频率调节模块和模式切换模块；无源拓扑模块包括多个相互耦合的电感；多个电感共同耦合并提供所需的阻抗峰；多个电感包括1个八字型电感线圈、第一环形电感线圈和第二环形电感线圈；八字型电感线圈包括第一电感线圈、第二电感二线圈和公共电感线圈；频率调节模块用于调节阻抗峰的对应频率；有源负阻模块用于为无源拓扑模块提供信号增益，以满足振荡条件，模式切换模块用于切换振荡器的工作模式。本发明的振荡器具有4个连续的工作频段，输出频率调谐范围更宽。
-
-
-
-
-
-
-
-
-
Search Results
143
records
(took 0.053 seconds)
