-
公开(公告)号：CN101719500B
公开(公告)日：2011-09-21
申请号：CN200910199722.3
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/10 , H01L29/423 , H01L29/16
CPC classification number: H01L27/1203 , H01L21/823807 , H01L21/84 , H01L27/0688 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合材料反型模式全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为n型Ge材料，所述的第二沟道为p型Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用混合材料的沟道、跑道形全包围栅结构、高介电常数栅介质和金属栅，具备高载流子迁移率，可避免多晶硅栅耗尽及短沟道效应等。
-
公开(公告)号：CN101710584B
公开(公告)日：2011-05-11
申请号：CN200910199723.8
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/16 , H01L29/06 , H01L29/10
CPC classification number: H01L21/845 , H01L21/823807 , H01L21/823821 , H01L27/1211 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合材料积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为Ge材料，所述的第二沟道为Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，增大了沟道横截面积，提高了器件的驱动电流而同时又保持器件的电完整性，并可避免多晶硅栅耗尽及短沟道效应。
-
公开(公告)号：CN101986435A
公开(公告)日：2011-03-16
申请号：CN201010212134.1
申请日：2010-06-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/8238
CPC classification number: H01L21/84 , H01L21/823807 , H01L21/823878 , H01L27/1207 , H01L29/0653 , H01L29/1054 , H01L29/78612
Abstract: 本发明公开了一种防止浮体及自加热效应的MOS器件结构及其制造方法。该MOS器件结构，包括Si衬底和位于Si衬底之上的有源区，所述有源区包括沟道以及分别位于沟道两端的源区和漏区，在沟道之上设有栅区，在源区与Si衬底之间，以及漏区与Si衬底之间分别设有绝缘埋层，在沟道与Si衬底之间设有SiGe隔层。该MOS器件结构的沟道可以通过SiGe隔层向Si衬底导电导热，防止了器件的浮体效应及自加热效应；在源区及漏区与Si衬底之间保留绝缘埋层，可减小源漏区的寄生电容。该器件结构采用Si\SiGe\Si外延层通过刻蚀、掺杂、选择性刻蚀、填充绝缘介质等工艺制备，其步骤简单，易于实施，具有重要的应用价值。
-
公开(公告)号：CN101931008A
公开(公告)日：2010-12-29
申请号：CN201010225638.7
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/42384 , H01L21/266 , H01L29/66575 , H01L29/7833 , H01L29/78612
Abstract: 本发明公开了一种具有体接触结构的PD SOI器件，该器件的有源区包括：栅区、体区、N型源区、N型漏区、体接触区以及硅化物；所述N型源区和N型漏区相对的分别位于所述体区前部的两侧，所述体接触区位于所述体区后部一侧与所述N型源区并排，所述硅化物位于所述体接触区及所述N型源区之上并同时与它们相接触，所述栅区为倒L型，位于所述体区之上，由所述体区的后部向外引出。该器件的体接触制作在源区与栅极引出的交界处，在有效抑制浮体效应的同时，还具有不会增加芯片面积，消除了传统体接触结构增加芯片面积的缺点，并具有制造工艺简单与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN101916776A
公开(公告)日：2010-12-15
申请号：CN201010225623.0
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/78612
Abstract: 本发明公开了一种具有BTS结构的SOIMOS器件及其制作方法。该SOIMOS器件的源区包括：两个重掺杂N型区、位于两个重掺杂N型区之间的重掺杂P型区、位于两个重掺杂N型区和重掺杂P型区之上的硅化物、以及与该硅化物相连的浅N型区；该重掺杂P型区与其上的硅化物形成欧姆接触，释放SOIMOS器件在体区积累的空穴，从而有效抑制SOIMOS器件的浮体效应，不增加芯片面积，并消除了传统BTS结构降低有效沟道宽度的缺点。制作时先通过离子注入的方法形成重掺杂P型区，再在源区表面形成金属，通过热处理使金属与其下的Si反应生成硅化物。该制造工艺简单与常规CMOS工艺相兼容。
-
Patent Agency Ranking
公开(公告)号：CN101872737A
公开(公告)日：2010-10-27
申请号：CN201010102139.9
申请日：2010-01-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/74 , H01L21/336 , H01L29/78
CPC classification number: H01L29/78612 , H01L21/266 , H01L29/1087 , H01L29/66772 , H01L29/78624
Abstract: 本发明公开了一种抑制SOI浮体效应的MOS结构，其包括：衬底、位于衬底之上的埋层绝缘层、位于埋层绝缘层之上的有源区；所述有源区包括体区、分别位于体区两端的第一导电类型源区和第一导电类型漏区；在体区之上设有栅区，其中，所述有源区还包括位于第一导电类型源区与埋层绝缘层之间的重掺杂第二导电类型区。制作本结构时，可通过掩膜版向第一导电类型源区的位置进行离子注入，使第一导电类型源区下部、埋层绝缘层之上的区域形成重掺杂第二导电类型区。本发明在有效抑制浮体效应的同时，具有不会增加芯片面积，制造工艺与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN101794712A
公开(公告)日：2010-08-04
申请号：CN201010102138.4
申请日：2010-01-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/74
CPC classification number: H01L21/26586 , H01L29/66545 , H01L29/78615
Abstract: 本发明公开了一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特征在于：对具有埋层绝缘层的NMOS结构以倾斜的方式进行离子注入，使所述NMOS结构的源区下部，所述埋层绝缘层之上的区域形成重掺杂的P型区，进行所述离子注入时以垂直于所述NMOS结构表面的竖直面为基准，倾斜角度在大于15度小于等于45度的范围内。本发明通过大角度离子注入的方法，在源区下方制备重掺杂的P型区，源区下方的重掺杂P区与重掺杂的N型源区形成隧道结，从而有效抑制浮体效应，同时还具有不会增加芯片面积，制造工艺简单，与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN101710585A
公开(公告)日：2010-05-19
申请号：CN200910199725.7
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/04 , H01L29/10
CPC classification number: H01L29/78696 , H01L21/823807 , H01L21/84 , H01L27/0688 , H01L27/1203 , H01L29/42392
Abstract: 本发明公开了一种混合晶向积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且所述第一沟道采用p型(110)Si材料，所述第二沟道采用n型(100)Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，低低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。
-
公开(公告)号：CN101710584A
公开(公告)日：2010-05-19
申请号：CN200910199723.8
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/16 , H01L29/06 , H01L29/10
CPC classification number: H01L21/845 , H01L21/823807 , H01L21/823821 , H01L27/1211 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合材料积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为Ge材料，所述的第二沟道为Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，增大了沟道横截面积，提高了器件的驱动电流而同时又保持器件的电完整性，并可避免多晶硅栅耗尽及短沟道效应。
-
公开(公告)号：CN101266176A
公开(公告)日：2008-09-17
申请号：CN200810036214.9
申请日：2008-04-18
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种基于硅硅键合的绝缘体上硅(SOI)的高温压力传感器芯片及制作方法，属于传感器芯片领域。其特征在于支撑硅衬底上的浅槽和导气孔都是通过各向异性腐蚀形成，通过控制腐蚀时间获得适当的浅槽深度可以实现器件的过压保护。将支撑硅衬底与倒扣的SOI片进行键合，对SOI片的背面进行减薄和抛光后在剩余的顶层硅上制备力敏电阻。由于采用SOI的氧化埋层来实现敏感元件和弹性元件的隔离，器件在高温环境下仍能正常工作。
-
-
-
-
-
-
-
-
-
Search Results
238
records
(took 0.092 seconds)
