-
公开(公告)号：CN105304616B
公开(公告)日：2018-11-16
申请号：CN201510657383.4
申请日：2015-10-12
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 黎坡
IPC: H01L23/64 , H01L21/02 , H01L21/768
Abstract: 一种MIM电容及其形成方法，其中方法包括：提供基底；在所述基底上形成第一导电层；在所述第一导电层上形成电容介电层；在所述电容介电层上形成第二导电层；在所述第二导电层上形成覆盖层；去除部分区域的所述覆盖层及第二导电层以形成开口；在所述开口及开口外的所述覆盖层上形成介电层并平坦化所述介电层；在所述介电层上进行刻蚀，形成暴露所述第一导电层的第一接触孔与暴露所述第二导电层的第二接触孔，且对所述介电层的刻蚀速率大于对所述覆盖层的刻蚀速率。所述方法提高了MIM电容的性能。
-
公开(公告)号：CN105470105B
公开(公告)日：2018-03-30
申请号：CN201410465852.8
申请日：2014-09-12
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 黎坡
IPC: H01L21/02
Abstract: 本发明提供了一种提高高阻衬底电感性能的方法，包括：提供高阻硅衬底，并且在高阻硅衬底上的中间层中的电感区域中形成有电感；在中间层上形成钝化层；减薄电感区域上的钝化层的厚度。在本发明的提高高阻衬底电感性能的方法中，对电感区域的钝化层的厚度减薄，使得电感性能得到显著提高。
-
公开(公告)号：CN104900630B
公开(公告)日：2018-01-26
申请号：CN201510308861.0
申请日：2015-06-07
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L23/544 , H01L21/02
Abstract: 本发明提出了一种提高对准标记对比度的结构及其形成方法，在对准标记的周围预定间距内形成钝化孔，由于钝化孔的存在，光线会在钝化孔处进行折射和漫反射，从而避免光线直接反射出，增加对准标记和钝化孔处的对比度，有利于设备机台识别对准标记。
-
公开(公告)号：CN107611028A
公开(公告)日：2018-01-19
申请号：CN201710885058.2
申请日：2017-09-26
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 黎坡
IPC: H01L21/329
Abstract: 本发明提供的一种超低寄生电容二极管的制备工艺，包括：提供高阻值的P型半导体衬底；在部分所述P型半导体衬底的表面形成P型掺杂区；对所述P型半导体衬底进行热退火工艺处理，所述P型半导体衬底转变为N型半导体衬底，所述P型掺杂区与所述N型半导体衬底形成超低寄生电容二极管。本发明中，通过对热退火工艺温度、时间的调节，衬底中的氧施主浓度逐渐增加，使得超低掺杂的P型衬底逐渐转变为N型，不断地测量PN结的漏电流或电容可以使得低掺杂P型衬底在刚转变成N型衬底时便停止退火工艺，从而形成高阻值的N型衬底，使得先前形成的P型掺杂区和N型半导体衬底形成超低寄生电容二极管。
-
公开(公告)号：CN106684071A
公开(公告)日：2017-05-17
申请号：CN201610596380.9
申请日：2016-07-27
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 黎坡
IPC: H01L23/64
CPC classification number: H01L28/10
Abstract: 本发明提出了一种多路径电感结构及其制造方法，在形成多路径电感结构时，不对其进行刻蚀分开，形成半刻蚀结构和连接结构，由于半刻蚀结构的底部相连，连接结构则不进行任何刻蚀，从而半刻蚀结构使得每条导电路径的电流分布均匀，而连接结构除进一步增加了每条导电路径电流分布的均匀性外，还降低了直流电阻，从而提高了多路径电感结构的性能，增加所有频率下的Q值以及自谐振频率fSR。
-
Patent Agency Ranking
公开(公告)号：CN103500736B
公开(公告)日：2017-04-26
申请号：CN201310371229.1
申请日：2013-08-22
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 黎坡
IPC: H01L23/488 , H01L21/60
CPC classification number: H01L2224/05553 , H01L2224/49 , H01L2224/49111 , H01L2224/49175 , H01L2924/12044 , H01L2924/30107 , H01L2924/00 , H01L2924/00012
Abstract: 一种芯片封装结构和芯片封装方法。芯片封装结构包括芯片、引线框架和连接结构；引线框架包括第一焊盘；芯片包括第二焊盘；一个第二焊盘通过一个连接结构与一个第一焊盘连接，连接结构包括两条以上相互并联的键合线，且连接结构的电感值等于目标电感值。芯片封装方法包括：确定连接结构的目标电感值，并提供芯片、引线框架和连接结构，引线框架包括第一焊盘，芯片包括第二焊盘，连接结构包括两条以上键合线；将每条键合线的一端与第一焊盘连接，另一端与第二焊盘连接；计算或者测量连接结构的电感值；若连接结构的电感值不等于目标电感值，调整连接结构中键合线的位置，直至连接结构的电感值等于目标电感值。本发明所形成芯片封装结构的性能好。
-
公开(公告)号：CN102683313B
公开(公告)日：2017-03-08
申请号：CN201210191448.7
申请日：2012-06-11
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 黎坡
IPC: H01L23/488
Abstract: 本发明提供了一种半导体接合焊盘结构以及集成电路。根据本发明的半导体接合焊盘结构包括中心部分以及外周部分；其中，所述中心部分为裸露出的金属薄膜；所述外周部分的表面上布置了钝化层，并且在所述外周部分中形成有通孔；并且，所述中心部分的外周布置了凹槽；并且，所述中心部分的每个凹槽外周均布置了凹槽钨墙。根据本发明，由于凹槽被凹槽钨墙阻挡，所以从下层挥发出的氟被阻挡，从而不会腐蚀上层金属表面，从而不会造成电路腐蚀。其次，本发明实施例的结构利用凹槽钨墙将凹槽包围起来，从而通过凹槽钨墙来阻挡水汽进入下层结构，从而提高了防水性能。
-
公开(公告)号：CN102683173B
公开(公告)日：2017-03-08
申请号：CN201210093549.0
申请日：2012-03-31
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/02 , H01L23/544
Abstract: 本发明提供了一种减少晶圆电弧放电的方法以及集成电路制造方法。所述晶圆包括激光标志区，所述晶圆的顶层金属层上布置有钝化层；根据本发明的减少晶圆电弧放电的方法包括：使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的所有其它层的打开尺寸小。根据本发明，使得钝化层的打开尺寸比其它层或者顶层金属层的打开尺寸小，从而可以避免露出其它层或者顶层金属层来收集电荷，从而减少晶圆电弧放电的可能性。
-
公开(公告)号：CN102945842B
公开(公告)日：2016-12-21
申请号：CN201210477298.6
申请日：2012-11-21
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L23/544 , H01L21/762
Abstract: 本发明提供了一种对准标记及其制造方法，其在层间介质层内形成接触孔的同时，还在层间介质层中对应隔离结构的位置形成沟槽，且沟槽的深度延伸至隔离结构内，因此增大了沟槽的深度，因而后续形成在沟槽内的金属层表面所形成的凹坑深度更大，使在后续微影工艺中更容易获取硅片上的对准标记，不会产生对准精度下降或无法对准的问题。
-
公开(公告)号：CN102148245B
公开(公告)日：2016-09-28
申请号：CN201010111103.7
申请日：2010-02-10
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 黎坡
IPC: H01L29/78 , H01L29/06 , H01L29/43 , H01L21/336
Abstract: 一种本征MOS晶体管及其形成方法，所述本征MOS晶体管的形成方法包括：提供半导体衬底，所述半导体衬底上依次形成有栅介质层和栅电极，所述栅电极一侧的半导体衬底为源区，另一侧的半导体衬底为漏区；对所述源区和漏区进行第一离子注入，在所述半导体衬底内直接形成源极和漏极；对所述栅电极进行第二离子注入，所述第二离子注入的离子类型与所述第一离子注入的离子类型相反。本发明提高了本征MOS晶体管的阈值电压。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.039 seconds)
