公开(公告)号：CN113688703A

公开(公告)日：2021-11-23

申请号：CN202110924732.X

申请日：2021-08-12

Applicant: 上海交通大学 ,  上海航天测控通信研究所

Inventor： 贺光辉 ,  余希 ,  李杰 ,  张津铭 ,  蒋剑飞 ,  王琴 ,  景乃锋 ,  毛志刚

IPC: G06K9/00 ,  G06N3/063

Abstract: 一种基于FPGA的低延时非极大值抑制方法与装置，省去现有各NMS算法均需要的整体排序步骤，降低启动延时，且其可通过灵活的参数配置满足不同的计算速度与精度要求。采用流水线架构，可与流水线架构的神经网络加速器兼容，缩短了目标检测算法整体延迟。

公开(公告)号：CN110518884B

公开(公告)日：2021-03-09

申请号：CN201910769767.3

申请日：2019-08-20

Applicant: 上海交通大学

Inventor： 蒋剑飞 ,  王琴 ,  景乃锋 ,  贺光辉 ,  绳伟光

IPC: H03F1/14 ,  H03F3/45 ,  H03L7/099

Abstract: 本发明提供了一种延时放大器，其特征在于，所述延时放大器包括一级或多级放大电路；所述一级或多级放大电路中至少包括一级基于自定时振荡环的延时放大电路；所述延时放大器还包括输入级延时放大电路；若输入延时匹配于放大电路的设定参数，则放大电路本身作为输入级延时放大电路；若输入延时不匹配于放大电路的设定参数，则独立的输入级延时放大电路能够将该不匹配的输入延时转换为匹配于放大电路设定参数的延时信号。本发明提供的延时放大电路的实现和控制方式，可以提高延时放大器的灵活性和稳定性。

公开(公告)号：CN111782356A

公开(公告)日：2020-10-16

申请号：CN202010496091.8

申请日：2020-06-03

Applicant: 上海交通大学

Inventor： 王琴 ,  王少军 ,  李晟召 ,  李永博 ,  景乃锋 ,  蒋剑飞 ,  贺光辉

IPC: G06F9/48 ,  G06F15/78 ,  G06N3/063

Abstract: 本发明提供了一种权重稀疏神经网络芯片的数据流方法及系统，包括：步骤S1：针对卷积核稀疏度随输入变化的特点，设计适应稀疏度变化的串行计算的内层循环方案；步骤S2：针对卷积核稀疏度不同可能导致的计算单元间不同步的问题，设计并行计算的方案；步骤S3：为优化输入及输出缓存，设计串行计算的外层循环方案。本发明解决了卷积核稀疏度不同导致的部分硬件资源闲置的问题以及不同计算单元计算的卷积核稀疏度不同导致的计算单元间的同步问题。

公开(公告)号：CN111260048A

公开(公告)日：2020-06-09

申请号：CN202010038189.9

申请日：2020-01-14

Applicant: 上海交通大学

Inventor： 张子涵 ,  景乃锋 ,  王琴 ,  蒋剑飞 ,  贺光辉 ,  绳伟光 ,  毛志刚

IPC: G06N3/063 ,  G06N3/08

Abstract: 本发明公开了一种基于忆阻器的神经网络加速器中激活函数的实现方法，包括：改造传统的CORDIC算法(改造后的算法称为RRAM-CORDIC算法)，使其适合于用忆阻器阵列来运算，然后改造忆阻器阵列电路，使其适合于执行RRAM-CORDIC算法，从而能够运算超越函数，从而能够运算激活函数。本发明的有益效果在于，通过RRAM-CORDIC算法可以实现各种基于RRAM的激活函数计算，可以根据对精度、运算速度和互连方式与所需要计算的激活函数的种类等需求进行选择，消除了实现超越函数的CMOS电路，可以用更多的计算资源交换矩阵向量乘，从而在RRAM中大大提高了运算效率。

公开(公告)号：CN110504995A

公开(公告)日：2019-11-26

申请号：CN201910589509.7

申请日：2019-07-02

Applicant: 上海交通大学

Inventor： 贺光辉 ,  崔超 ,  梁卓君 ,  景乃锋 ,  何卫锋 ,  蒋剑飞 ,  王琴

IPC: H04B7/0413

Abstract: 一种基于格基规约和K-Best的软输出MIMO检测方法，对MIMO系统的信道矩阵进行Cholesky分解和格基规约处理，同时变换接收向量。在格基域进行广度优先树搜索，规定子节点的展开方式。将树搜索得到的候选列表由格基域转换回星座点域，并将各路径按路径度量大小进行排序，计算各比特软信息以完成信号检测。本发明以较低的延迟、计算复杂度和存储需求，进一步缩小了检测算法与最优MIMO检测性能的差距。

公开(公告)号：CN109521993A

公开(公告)日：2019-03-26

申请号：CN201811299086.7

申请日：2018-11-02

Applicant: 上海交通大学

Inventor： 景乃锋 ,  李桃中 ,  李彤 ,  王琴 ,  蒋剑飞 ,  贺光辉 ,  毛志刚

IPC: G06F7/505

Abstract: 本发明公开了一种基于忆阻器阵列潜流路径的加法器快速计算方法，包括如下步骤：1)进位潜流路径映射，预先计算RG，RD和RP的状态，确定不同位的进位计算途径；2)构造串行进位链，由于阵列结构无法形成进位传播路径，因此需要定制一条由RP控制的进位传播路径，以应对步骤1)中的RP；3)求和计算各比特位进位计算完成后，通过相应的逻辑实现并行完成所有位的求和计算。本发明基于忆阻器存储阵列的加法器设计，利用HSPICE，新型非易失存储器仿真工具NVSim对本设计进行测试，从计算性能，面积开销和功耗开销三方面都有显著提升。

公开(公告)号：CN105245233B

公开(公告)日：2019-01-18

申请号：CN201510561100.6

申请日：2015-09-06

Applicant: 上海交通大学

Inventor： 王琴 ,  龙先杰 ,  蒋剑飞 ,  谢憬 ,  毛志刚

IPC: H03M7/04

Abstract: 本发明公开了一种面向三维集成电路中TSV的抗串扰编码方法，包括如下步骤：步骤一，计算当前周期信号跳转的情况；步骤二，计算阵列中每个位置的串扰电压大小；步骤三，计算阵列中每个位置的信号完整度情况；步骤四，把完整性较差的信号取反,通过本发明，可以降低串扰对信号完整性的影响。

公开(公告)号：CN104636258B

公开(公告)日：2018-03-06

申请号：CN201510112361.X

申请日：2015-03-13

Applicant: 上海交通大学

Inventor： 郭晓天 ,  绳伟光 ,  何卫峰 ,  景乃峰 ,  蒋剑飞 ,  毛志刚

IPC: G06F11/36

Abstract: 本发明提供了一种面向可重构支撑软件的可信测试方法，其从过程的角度出发，强调了测试尽早执行的原则；同时，在对目标软件进行测试之前，先获取目标软件的测试需求，从而使得测试更具有针对性和准确性；再次，依据目标软件的通过标准进行测试，由此使得测试更高效和准确；另外，依据获取的目标软件测试需求，能够参与目标软件的全过程，从而对目标软件进行过程控制。

公开(公告)号：CN106656116A

公开(公告)日：2017-05-10

申请号：CN201611226731.3

申请日：2016-12-27

Applicant: 上海交通大学

Inventor： 莫宁基 ,  蒋剑飞 ,  王琴 ,  关宁 ,  绳伟光 ,  景乃锋 ,  何卫锋 ,  贺光辉 ,  毛志刚

IPC: H03K5/13

Abstract: 本发明提供一种高线性度的相位插值器，包括：一负载电路，所述负载电路连接一等电位端；一差分对组，所述差分对组连接所述负载电路、一第一信号输入端、一第二信号输入端、一第三信号输入端和一第四信号输入端；一主电流源偏置阵列，所述主电流源偏置阵列连接所述差分对组、一象限控制信号输入端、一第一相位控制信号输入端和一第一偏置电压输入端；和两副电流源偏置阵列，两副电流源偏置阵列分别连接所述主电流源偏置阵列、一第二相位控制信号输入端和一第二偏置电压输入端。本发明的一种高线性度的相位插值器，可以获得高线性度的相位输出。

公开(公告)号：CN105426274A

公开(公告)日：2016-03-23

申请号：CN201510779979.1

申请日：2015-11-13

Applicant: 上海交通大学

Inventor： 绳伟光 ,  蒋剑飞 ,  毛志刚

IPC: G06F11/18 ,  G06F11/16

CPC classification number: G06F11/182 ,  G06F11/1675

Abstract: 本发明公开了一种容软错误的粗粒度可重构阵列，接收阵列的输入数据和阵列的配置信息，包括成阵列排布的多个执行单元。各执行单元包括三个多路复用器、运算器和寄存器堆；各多路复用器的第一输入端皆用于接收阵列的输入数据，第二输入端对应地与寄存器堆的三个输出端相连，第三输入端皆用于接收上一行执行单元的输出，控制端皆用于接收阵列的配置信息中的选择信号，输出端分别连接到运算器的三个输入端，运算器的控制端用于接收阵列的配置信息中的运算指令，运算器的运算结果输出到阵列之外、输出到下一行的任意一个执行单元中以及输出到寄存器堆。本发明硬件代价低，应用灵活，能将执行单元很容易地组织成三模冗余单元，从而实现容错加固功能。