-
公开(公告)号：CN102438149B
公开(公告)日：2014-06-18
申请号：CN201110303689.1
申请日：2011-10-10
Applicant: 上海交通大学
IPC: H04N19/625
Abstract: 本发明涉及一种基于可重构技术的AVS反变换的实现方法，包括以下步骤：首先，进行算法分析，即分析算法的C代码，提取出算法的DFG，得到算法的数据传输需求；然后，根据算法分析的结果和可重构阵列的架构，对DFG进行分割和映射，设计出最优的数据传输的方案；其次，根据上面两步的结果，利用配置工具，生成可重构阵列的配置字；最后，通过ARM处理器将配置信息载入到可重构阵列的配置信息存储器中，以此将可重构阵列配置成为了一个专用于执行反变换的加速模块。本发明不需要经过复杂的芯片设计过程，可以大大的节省开发时间和开发费用，实用性很高。
-
公开(公告)号：CN101945289B
公开(公告)日：2013-04-03
申请号：CN201010516852.8
申请日：2010-10-22
Applicant: 上海交通大学
IPC: H04N7/26
Abstract: 一种数字视频处理技术领域的全搜索扩展可变块运动估计电路，包括：四个缓存阵列、一个PE阵列，第一缓存阵列的输出端口与PE阵列的第一数据输入端相连接并传输搜索区域数据信息，第二缓存阵列的输出端口与PE阵列的第二数据输入端相连接并传输搜索区域数据信息，第三缓存阵列的输出端口与PE阵列的第三数据输入端相连接并传输搜索区域数据信息，第四缓存阵列的输出端口与PE阵列的第四数据输入端相连接并传输搜索区域数据信息，PE阵列的输入端接收搜索区域数据流及其控制信号、参考块数据流及其控制信号，第一至第四缓存阵列的参考数据输入端接收搜索区域数据流及其控制信号。本发明实现用64×4的运动估计PE阵列来完成64×64大小宏块的扩展可变块运动估计。
-
公开(公告)号：CN101909212B
公开(公告)日：2012-08-22
申请号：CN201010245491.8
申请日：2010-08-05
Applicant: 上海交通大学
Abstract: 一种视频处理技术领域的可重构多媒体SoC的多标准宏块预测系统，包括：输入读取控制模块、宏块解析主控制器模块、寄存器接口模块、宏块预测模块、边界滤波强度计算模块、行缓存模块、输出控制模块以及参考帧存储控制器模块。本发明实现兼容H.264和AVS标准的帧内模式预测、帧间运动矢量预测以及边界滤波强度计算，能有效减少存储空间并复用硬件设计，提高解码效率，满足多媒体SoC系统的高性能要求。
-
公开(公告)号：CN101924938A
公开(公告)日：2010-12-22
申请号：CN201010250034.8
申请日：2010-08-11
Applicant: 上海交通大学
Abstract: 一种视频解码技术领域的视频解码宏块预测与边界滤波中相邻块信息的处理方法，使用10个寄存器保存相邻块消息，对左上角的4x4分割块进行下标映射处理，并经偏移计算得到左块、上块、右块和左上块的寄存器编号，采用现有技术处理完后，进行更新下标映射处理，直至完成对整个宏块的处理后，对寄存器进行宏块更新处理，得到新的行缓存内容和相邻寄存器信息，从而进行下一个宏块的处理。本发明适用于H.264和AVS解码中的宏块预测与边界滤波强度计算，能有效的减少相邻块寄存器的存储空间，并复用和简化硬件设计，提高视频解码效率。
-
公开(公告)号：CN116798475A
公开(公告)日：2023-09-22
申请号：CN202210247955.1
申请日：2022-03-14
Applicant: 上海交通大学
IPC: G11C11/417 , G06F7/575
Abstract: 本发明提供了一种存算单元及存内计算电路，包括：6T SRAM单元，用于存储数字域的权重数据；若干个或非门，每个所述或非门的第一输入端均连接所述6T SRAM单元的权重点，每个所述或非门的第二输入端分别接收数字域的输入数据，每个所述或非门的输出端输出该或非门接收的所述输入数据和所述权重数据的部分积。本发明可以在数字域内进行近似乘法计算，以使得计算电路具有高性能、低功耗和高鲁棒性的优势。
-
Patent Agency Ranking
公开(公告)号：CN116543807A
公开(公告)日：2023-08-04
申请号：CN202210085604.5
申请日：2022-01-25
Applicant: 上海交通大学
IPC: G11C11/413 , G06F7/57
Abstract: 本发明提供一种基于近似计算的高能效SRAM存内计算电路，包括：SRAM存内计算阵列，其包括多个排成阵列的SRAM单元，每个SRAM单元内部集成若干数量可调的两输入NOR门；在SRAM存内计算阵列内，能够在一个周期内完成多比特乘法计算需要的全部部分积；近似乘法器，若干个排成一行的SRAM单元配备一个近似乘法器；近存加法器，所有行的近似乘法器的输出作为近存加法树电路的输入；全部部分积经过近似乘法器和近存加法器，输出乘累加结果。本发明以神经网络具有容错性特点为基础，通过融合近似计算与存内计算，设计精度可配置的近似存内乘法器电路，有效降低乘法器内部的电路复杂度，在满足神经网络精度需求的同时，实现性能、能效和集成度的大幅提升。
-
公开(公告)号：CN110417681B
公开(公告)日：2022-07-19
申请号：CN201910697126.1
申请日：2019-07-30
Applicant: 上海交通大学
Abstract: 本发明涉及计算机网络技术领域，提供了一种面向高性能计算机光电混合网络的流量控制方法，所述控制方法基于第一层和第三层为电路由器、第二层为光路由器的胖树网络拓扑结构，包括如下步骤：设置一预警值；当所述电路由器的一个接收缓冲区内的数据量达到所述预警值时，关闭与该接收缓冲区相对应的接收端口，并向全网广播；设置一接收值；当所述电路由器的一个接收缓冲区内的数据量达到所述接收值时，开通与该接收缓冲区相对应的接收端口，并向全网广播；当所述接收端口关闭后，选择所述电路由器的其他接收端口接收数据。本发明中广播端口开通/关闭消息的数据包利用的是已有的数据链路，提高了硬件资源的利用率。
-
公开(公告)号：CN111262562B
公开(公告)日：2021-08-27
申请号：CN202010136969.7
申请日：2020-03-02
Applicant: 上海交通大学
IPC: H03K5/26
Abstract: 本发明提供了一种亚稳态检测电路，包括：时钟振荡器产生第一时钟信号；窗口产生电路延迟第一时钟信号，以及产生第二时钟信号；第一同步器接收输入信号并对输入信号进行同步，以及检测输入信号是否在第二时钟信号的检测窗口内翻转并输出第一输出信号；第二同步器接收输入信号并对输入信号进行同步，以及检测输入信号是否在第一时钟信号的检测窗口内翻转，并输出第二输出信号；异或门装置的输入端接收第一输出信号和第二输出信号并输出第三输出信号，通过第三输出信号判断输入信号是否将导致所述第一同步器或者所述第二同步器发生亚稳态。该方法能够在亚稳态发生前检测出输入信号可能导致同步器发生亚稳态的情形。
-
公开(公告)号：CN111404658A
公开(公告)日：2020-07-10
申请号：CN202010224978.1
申请日：2020-03-26
Applicant: 上海交通大学
Abstract: 本发明提供了一种亚稳态校正方法，包括：求得第一时钟信号和第二时钟信号的第一相位差；判断所述第一相位差是否小于亚稳态窗口；如果小于亚稳态窗口并且连续两次小于亚稳态窗口情形之间的时间间隔小于临界值，延迟第二时钟信号使得所述第一时钟信号和所述第二时钟信号的第二相位差大于亚稳态窗口；延迟后的第二时钟信号连接同步器的输入端。在本发明提供的亚稳态校正方法中，在多时钟域和多电压域信号同步中，通过动态的改变输入同步器的时钟信号的相位，降低未来发生同步信号亚稳态的概率，提升电路的可靠性和性能。
-
公开(公告)号：CN110504995A
公开(公告)日：2019-11-26
申请号：CN201910589509.7
申请日：2019-07-02
Applicant: 上海交通大学
IPC: H04B7/0413
Abstract: 一种基于格基规约和K-Best的软输出MIMO检测方法，对MIMO系统的信道矩阵进行Cholesky分解和格基规约处理，同时变换接收向量。在格基域进行广度优先树搜索，规定子节点的展开方式。将树搜索得到的候选列表由格基域转换回星座点域，并将各路径按路径度量大小进行排序，计算各比特软信息以完成信号检测。本发明以较低的延迟、计算复杂度和存储需求，进一步缩小了检测算法与最优MIMO检测性能的差距。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.023 seconds)
