公开(公告)号：CN115543255A

公开(公告)日：2022-12-30

申请号：CN202210739549.7

申请日：2022-06-28

申请人： 想象技术有限公司

发明人： T·罗斯 ,  S·埃利奥特

IPC分类号： G06F7/52

摘要： 本发明涉及通过除法进行常数乘法。一种固定逻辑电路，其被配置成确定乘法运算a*x的最高有效位中的一个或多个最高有效位，其中a为整数常数，x为在0至2m‑1的范围内的整数变量，并且m为正整数，所述固定逻辑电路包括：除法逻辑，其被配置成确定除法运算的所述结果的一个或多个最高有效位的预定数目：其中i是满足下式的最小正值：以及输出逻辑，其被配置成提供所述除法运算的所述结果的所述一个或多个最高有效位作为所述乘法运算a*x的相应的一个或多个最高有效位。

公开(公告)号：CN115437637A

公开(公告)日：2022-12-06

申请号：CN202110615376.3

申请日：2021-06-02

申请人： 华为技术有限公司

发明人： 李姗妮 ,  聂旺 ,  刘超

IPC分类号： G06F8/41 ,  G06F7/52

摘要： 本申请公开了一种编译方法，应用于人工智能技术领域。该方法包括：获取神经网络模型的算子描述，算子描述包括对矩阵乘法运算的描述；解析算子描述，以生成目标代码；其中，目标代码调用有第一接口，第一接口用于指示多个第一映射关系，第一映射关系是一个实例与第一数据之间的映射关系，实例用于处理与实例对应的第一数据，第一数据为参与矩阵乘法运算的数据，其中，同一阶段内并行执行的多个实例分别与位于不同存储体bank内的第一数据具有第一映射关系。本方案中，通过指定同一阶段内并行执行的实例对应于不同bank内的数据，保证所有实例均不会同时访问一个bank内的数据，从而避免了共享内存中的bank冲突，有效地提高了执行运算的效率。

公开(公告)号：CN115357854A

公开(公告)日：2022-11-18

申请号：CN202211045832.6

申请日：2022-08-30

申请人： 无锡江南计算技术研究所

发明人： 高剑刚 ,  吴铁彬 ,  唐勇 ,  刘亮 ,  谭弘兵 ,  王吉军

IPC分类号： G06F17/16 ,  G06F9/30 ,  G06N3/04 ,  G06F7/50 ,  G06F7/52

摘要： 本发明涉及机器学习技术领域，具体涉及一种高效的矩阵乘运算加速装置及方法，包括矩阵乘法加速单元、北向数据加载器、西向数据整形与加载器、累加缓冲器、累加结果写回控制器和本地局部存储器，矩阵乘法加速单元包括呈二维脉动阵列排列的矩阵乘法加速核心，矩阵乘法加速单元通过北向数据加载器从本地局部存储器获取北向数据，西向数据整形与加载器从本地局部存储器获取西向数据并整形，矩阵乘法加速核心的运算单元进行乘加运算，乘加结果输入至累加缓冲器，全部运算结束后，累加结果写回本地局部存储器。本发明的有益技术性效果包括：北向数据可以预加载，掩盖延迟；2)固定北向数据，增加数据重用性；3)减少数据流动，降低功耗。

公开(公告)号：CN115220690A

公开(公告)日：2022-10-21

申请号：CN202111558035.3

申请日：2021-12-17

申请人： 旺宏电子股份有限公司

发明人： 胡瀚文 ,  李永骏 ,  林柏榕 ,  王淮慕

IPC分类号： G06F7/52 ,  G06F7/544

摘要： 本发明提供一种存储器装置与其操作方法。存储器装置包括：多个页缓冲器，暂存一输入数据；多个存储平面，耦接至这些页缓冲器，多个权重存储于这些存储平面，根据所接收的这些存储平面的多个地址，这些存储平面对这些权重与这些页缓冲器的该输入数据平行进行位元乘法，以平行得到多个位元乘法结果，这些位元乘法结果存回于这些页缓冲器；以及至少一累积电路，耦接至这些页缓冲器，对这些存储平面的这些位元乘法结果平行或依序进行位元累积操作以得到一乘积累加运算结果。

公开(公告)号：CN111610960B

公开(公告)日：2022-09-27

申请号：CN201811005142.1

申请日：2018-08-30

申请人： 合肥工业大学

发明人： 尹勇生 ,  闫辉 ,  孟宇 ,  邓红辉 ,  陈红梅 ,  孟煦

IPC分类号： G06F7/52

摘要： 本发明公开了一种基于LMS的除法器模块及其求除方法，该除法器由加法器模块、乘法器模块、取绝对值模块、正负号取值模块、LMS模块、正负号赋值模块组成。本发明具有资源消耗低、抗噪声性能强等特点，可广泛应用于各种数字信号处理系统。

公开(公告)号：CN114519080A

公开(公告)日：2022-05-20

申请号：CN202210133846.7

申请日：2022-02-14

申请人： 内蒙古小草数字生态产业有限公司

发明人： 张全民 ,  高俊刚 ,  王保林 ,  白耀华 ,  柴洋洋 ,  马香云 ,  刘洋 ,  马淑娟

IPC分类号： G06F16/25 ,  G06F7/50 ,  G06F7/52 ,  G06Q50/02 ,  G01N21/84

摘要： 本发明公开了一种基于NPP数据计算全国草原产量数据的方法,包括如下步骤：S1：获取全国草原年NPP栅格数据、草原类型参数X、全国草原类型矢量数据；S2：应用ArcGIS软件将S1获取的草原类型参数X转化为与全国草原类型矢量数据一致的栅格数据XG；S3：应用ArcGIS软件将S1获取的草原年NPP栅格数据转化为与全国草原类型矢量数据的投影一致的栅格数据NPPG；S4：利用NPPG除以XG，得到全国草原产量栅格数据YG；本发明的优点：引入草原类型参数X，结合MODIS卫星获取的遥感NPP数据进行计算，利用ArcGIS将所述数据转化为与全国草原类型矢量数据一致的栅格数据并进行栅格运算，避免了大量的人工草原植被调查和计算过程，可以快速、准确得到全国草原产量栅格数据。

公开(公告)号：CN114115800A

公开(公告)日：2022-03-01

申请号：CN202111403761.8

申请日：2021-11-24

申请人： 哲库科技(北京)有限公司

发明人： 祝叶华 ,  孙炜

IPC分类号： G06F7/52

摘要： 一种运算电路及装置、运算方法，该方法应用于运算装置，该方法包括：通过查零模块根据待进行卷积运算的初始数据，计算第一输出结果，其中，第一输出结果用于表征对上述初始数据进行卷积运算是否得到0的预测结果；若该预测结果不为0，则通过控制模块将初始数据输入到加法运算模块进行卷积运算，得到第二输出结果；若该预测结果为0，则通过控制模块停止将初始数据输入到加法运算模块，直接将默认运算结果作为第二输出结果；通过加法运算模块将该第二输出结果与上述第一输出结果进行相与运算，得到卷积运算结果。实施本申请实施例，能够降低电子设备在进行卷积运算的过程中的计算量，有利于提升电子设备进行卷积运算的计算效率。

公开(公告)号：CN112988111B

公开(公告)日：2022-02-11

申请号：CN202110244597.4

申请日：2021-03-05

申请人： 唐山恒鼎科技有限公司

发明人： 刘亚静 ,  袁书娟 ,  孙卫勇

IPC分类号： G06F7/52

摘要： 本发明涉及一种单比特乘法器。所述单比特乘法器的乘数与被乘数均为1bit数据流，输出为1bit数据流。所述单比特乘法器通过采用可配置加法矩阵模块、可配置乘加矩阵模块及可配置延时模块，就可以完成乘法运算，相较于现有技术中的乘法器具有更好的信噪比，且所用资源更少。

公开(公告)号：CN113885831A

公开(公告)日：2022-01-04

申请号：CN202111240214.2

申请日：2021-10-25

申请人： 上海后摩智能科技有限公司

发明人： 索超 ,  吴强

IPC分类号： G06F7/505 ,  G06F7/52 ,  G06F7/57

摘要： 本公开实施例公开了一种基于混合数据输入的存算一体电路、芯片、计算装置，其中，该电路包括：存储计算单元阵列、混合数据输入单元阵列；混合数据输入单元阵列中的混合数据输入单元包括计算数据输入子单元、存储数据输入子单元、数据切换子单元、数据输入端口和数据切换信号输入端口；存储数据输入子单元与对应的数据存储子单元连接，计算数据输入子单元与对应的多个计算子单元连接；数据切换子单元用于根据数据切换信号输入端口输入的数据切换信号，将数据输入端口接收的数据输入数据存储子单元或计算子单元。本公开实施例相比传统的存储数据输入单元和计算数据输入单元分开设置的方案，通过设置混合数据输入单元，减小了电路布局的面积。

公开(公告)号：CN113778376A

公开(公告)日：2021-12-10

申请号：CN202110635294.5

申请日：2021-06-08

申请人： 芯原微电子(上海)股份有限公司 ,  芯原控股有限公司

发明人： 罗文杰 ,  孟跃 ,  张晋

IPC分类号： G06F7/52 ,  G06F9/50

摘要： 用于执行乘法/累加运算的电路，其评估一对输入值中的每个值的类型。带符号的值被分为符号和幅度。将一对或多对参数输入到乘法器，以使参数具有的位数少于带符号值或非带符号值的幅度。这可以包括将输入值分成多个参数，以及将单对输入值的多对参数输入到乘法器。