公开(公告)号：CN113434440A

公开(公告)日：2021-09-24

申请号：CN202110994116.1

申请日：2021-08-27

申请人： 广东省新一代通信与网络创新研究院

发明人： 高翀 ,  陈钦树 ,  朱伏生 ,  朱晓明

IPC分类号： G06F12/0893

摘要： 本发明公开了一种减少存储器访问延迟方法，该方法应用于内存控制系统，内存控制系统包括多个级别的高速缓存存储器和主存储器，方法包括：配置存储有多个缓存块的历史位置信息和被访问过的缓存块的物理内存地址具有关联关系的位置映射表；根据位置映射表判断是否命中所述缓存块的目标位置信息；若未命中缓存块的目标位置信息，对多个级别的高速缓存存储器和主存储器进行级别预测生成预测结果；根据预测结果直接访问对应的存储器。能够减少多级存储器结构中存储访问加载数据的延迟时间，解决了现有缓存数据预取顺序遍历存储器导致的延迟问题，同时避免了并行查找导致的高硬件开销，对现有内存结构的改动较小。

公开(公告)号：CN113366454A

公开(公告)日：2021-09-07

申请号：CN202080011597.3

申请日：2020-03-14

申请人： 英特尔公司

发明人： A·考克 ,  B·阿什博 ,  S·贾纳斯 ,  A·阿南塔拉曼 ,  A·R·阿普 ,  N·库雷 ,  V·乔治 ,  A·亨特 ,  B·英斯科 ,  E·乌尔德-阿迈德-瓦尔 ,  S·潘尼尔 ,  V·兰加纳坦 ,  J·雷 ,  K·辛哈 ,  L·斯特里拉马萨尔玛 ,  P·萨蒂 ,  S·唐格里

IPC分类号： G06F12/0804 ,  G06F12/0893 ,  G06F15/173

摘要： 实施例总体上涉及用于图形操作的多片架构。装置的实施例包括：用于图形操作的多片架构，包括多片图形处理器，多片处理器包括：一个或多个管芯；多个处理器片，安装在一个或多个管芯上；以及结构，用于互连一个或多个管芯上的处理器片，其中，结构用于启用多个处理器片中的处理器片之间的通信。

公开(公告)号：CN112631960B

公开(公告)日：2021-06-04

申请号：CN202110242612.1

申请日：2021-03-05

申请人： 四川科道芯国智能技术股份有限公司

发明人： 周鸣 ,  朱琳琳

IPC分类号： G06F12/0893

摘要： 本发明涉及一种高速缓冲存储器的扩展方法，包括：在数据静态随机存储器和与外部存储器连接的总线之间设置第一开关；在数据静态随机存储器和标签静态随机存储器之间设置第二开关；在标签静态随机存储器和与处理器连接的总线之间设置第三开关；基于预设开关规则设置寄存器配置模块，以控制第一开关、第二开关和第三开关的通断将数据静态随机存储器和标签静态随机存储器切换至极高速缓存模式或高速缓存模式；设置分别和数据静态随机存储器以及标签静态随机存储器连接的极高速缓存控制器，用于在极高速缓存模式下数据静态随机存储器的数据读写控制以及标签静态随机存储器的信息维护。可以在不增加整个芯片静态容量的条件下，增加高速缓存的容量。

公开(公告)号：CN110221988B

公开(公告)日：2021-04-30

申请号：CN201910367597.6

申请日：2019-05-05

申请人： 福建天泉教育科技有限公司

发明人： 刘德建 ,  林伟 ,  郭玉湖

IPC分类号： G06F12/0877 ,  G06F12/0891 ,  G06F12/0893 ,  G06F3/06

摘要： 本发明公开了一种第三方数据的缓存优化方法及系统，缓存服务器每隔第一预设时间获取实时第三方数据，并按照key格式对每一份实时第三方数据进行存储，key格式包括获取实时第三方数据的时间标记；客户端从缓存服务器获取最新第三方数据，判断最新第三方数据是否为异常数据，若是，则按照时间标记依次获取历史第三方数据，直到获取到正常第三方数据；本发明通过使得客户端上业务能够始终按照正常的第三方数据进行运行，从而降低了第三方数据异常时对业务系统的影响，保证业务系统的正常运行。

公开(公告)号：CN110309080B

公开(公告)日：2021-04-09

申请号：CN201910583998.5

申请日：2019-06-28

申请人： 兆讯恒达科技股份有限公司

发明人： 李立 ,  李凌浩 ,  范振伟

IPC分类号： G06F12/0866 ,  G06F12/0893 ,  G06F21/60

摘要： 本发明实施例涉及一种提高缓存数据装载速度的方法，其特征在于，所述方法包括：获取片外数据总长度、单元数据长度与缓存解码模式字生成数据单元总数；当缓存解码模式字的值为第一或二或三对称算法标识时获取第一或二或三解码密钥，根据片外存储数据对高速片内存储进行第一或二或三缓存数据装载处理；当缓存解码模式字的值为无算法标识时根据片外存储数据，对高速片内存储进行第四缓存数据装载处理。通过本发明方法单片机的缓存数据装载流程效能由原来的一次只能导入一个单元数据升级到一次可以导入两个单元，则片外存储的数据总量越大，缓存数据装载过程被提升的效能越明显。另针对片外程序的加密存储方式本发明提供多种解码方式予以支持。

公开(公告)号：CN112540937A

公开(公告)日：2021-03-23

申请号：CN201910901686.4

申请日：2019-09-23

申请人： 杭州中天微系统有限公司

发明人： 项晓燕 ,  陆一珉

IPC分类号： G06F12/0893 ,  G06F12/1027 ,  G06F9/30

摘要： 本发明公开了一种缓存，包括数据阵列组和标签阵列组。数据阵列组包括复数个数据阵列，每个数据阵列包括预定数量的缓存数据行，每个缓存数据行具有对应的数据索引。标签阵列组包括复数个标签阵列，每个标签阵列与一个数据阵列相对应，且每个标签阵列包括复数个子标签阵列，每个子标签阵列包括预定数量的标签，每个标签具有对应的标签索引并包含与数据阵列中的缓存数据行相对应的物理地址。本发明还公开了包含该缓存的指令处理装置、片上系统和智能设备，以及对该缓存进行操作的数据访问方法。

公开(公告)号：CN112486859A

公开(公告)日：2021-03-12

申请号：CN202011431382.5

申请日：2020-12-07

申请人： 南京盛科网络有限公司

发明人： 周峰 ,  徐子轩 ,  耿磊

IPC分类号： G06F12/0868 ,  G06F12/0893

摘要： 本申请提供了一种数据流处理方法、装置、计算机可读存储介质及设备。其中，数据流处理方法，应用于处理多路数据流，以多路数据流包括第一数据流以及第二数据流为例，所述方法包括：将所述第一数据流和所述第二数据流传输的数据分别写入缓存中；响应于所述缓存中已写入分别来自所述第一数据流和所述第二数据流的数据，将所述缓存内的所述数据全部写入存储器。相对应地，数据流处理装置，包括：缓存，可由所述至少两路数据流共享以缓存数据；存储器，与所述缓存相连接，能够接收并存储所述缓存中的数据；以及处理器，与缓存和存储器分别相连接，响应于所述缓存中写入所述至少两路数据流的数据，将所述缓存内的数据写入存储器。

公开(公告)号：CN112328514A

公开(公告)日：2021-02-05

申请号：CN202011262710.3

申请日：2020-11-12

申请人： 深圳中微电科技有限公司

发明人： 钟伟

IPC分类号： G06F12/1009 ,  G06F12/0893

摘要： 一种多线程处理器系统产生独立进程标识的方法和装置。所述方法包括：运行在某个物理线程上的软件线程分别上报软件线程正在使用的进程标识，并在需要产生新的进程时，发送进程标识请求到进程监测单元；进程监测单元由设定的进程标识中选择未被使用的进程标识作为当前可用标识，并按照设定的规则在可用标识中选择一个作为当前进程标识；在多个物理线程中存在进程请求的情况下，按照多个物理线程的编号顺序形成请求队列，将多个物理线程中对应每个物理线程的当前进程标识发送到发出进程标识请求的物理线程；发送进程标识请求的物理线程接收进程监测单元发送的当前进程标识，并将其作为正在产生的进程标识产生新进程。

公开(公告)号：CN112231246A

公开(公告)日：2021-01-15

申请号：CN202011194257.7

申请日：2020-10-31

申请人： 王志平

发明人： 王志平

IPC分类号： G06F12/0893 ,  G06F9/30 ,  G06F16/18

摘要： 本发明提供了一种实现基于“嵌入式文件系统”内存管理技术条件下的处理器架构进行进程代码及进程数据处理的缓存结构。本发明所实现的缓存结构为处理器硬件系统提供必要的基础以使其得以实现包括但不限于以下处理器基础系统功能：进程自动调度、进程状态保护、硬件资源动态拓展及回收。本方案关于处理器内部缓存间的进程代码或进程数据的操作均不需要操作系统干预，在确保整个系统安全完备性的前提下实现进程代码和进程数据在各级缓存中的操作，有利于缓解操作系统的负荷，有利于缓解单个进程对于进程代码和进程数据的缓存操作所需占用内核的负荷。

公开(公告)号：CN112215342A

公开(公告)日：2021-01-12

申请号：CN202011036801.5

申请日：2020-09-28

申请人： 南京俊禄科技有限公司

发明人： 徐俊杰 ,  朱瑞华 ,  娄方

IPC分类号： G06N3/063 ,  G06N3/04 ,  G06F9/302 ,  G06F9/38 ,  G06F12/0893 ,  G01S13/95

摘要： 一种船用气象雷达照相装置多通道并行CNN加速器，其包括运算单元和缓存，PE进行卷积运算，缓存存储运算单元输入和输出的数据，缓存包括输入特征缓存、权重参数缓存及输出特征缓存，运算单元采用全流水设计结构，N(通道数)个乘法器进行并行运算，并将N个输出同时输入到加法树中相加，得到N通道输入特征乘加的结果，再将该结果与上一次的中间结果进行累加。本发明通过将非1x1卷积运算分解成多个1x1卷积运算，可适配不同尺寸及不同滑动步长的卷积核，提高的PE的通用性；使用N个数据拼接的大位宽数据结构的缓存形式，适应了PE的数据带宽的需求，简化了复杂的数据流控制；采用乒乓缓存结构，提升了系统的吞吐量。