-
公开(公告)号：CN108027730A
公开(公告)日：2018-05-11
申请号：CN201680053045.2
申请日：2016-09-13
Applicant: 微软技术许可有限责任公司
CPC classification number: G06F9/3016 , G06F9/268 , G06F9/30007 , G06F9/30021 , G06F9/30036 , G06F9/3004 , G06F9/30043 , G06F9/30047 , G06F9/3005 , G06F9/30058 , G06F9/30072 , G06F9/30076 , G06F9/30087 , G06F9/3009 , G06F9/30098 , G06F9/30101 , G06F9/30105 , G06F9/3013 , G06F9/30138 , G06F9/30145 , G06F9/30167 , G06F9/30189 , G06F9/32 , G06F9/321 , G06F9/345 , G06F9/35 , G06F9/355 , G06F9/3557 , G06F9/3802 , G06F9/3804 , G06F9/3822 , G06F9/3824 , G06F9/3828 , G06F9/383 , G06F9/3836 , G06F9/3838 , G06F9/3842 , G06F9/3848 , G06F9/3851 , G06F9/3853 , G06F9/3855 , G06F9/3859 , G06F9/3867 , G06F9/3891 , G06F9/466 , G06F9/528 , G06F11/36 , G06F11/3648 , G06F11/3656 , G06F12/0806 , G06F12/0811 , G06F12/0862 , G06F12/0875 , G06F12/1009 , G06F13/4221 , G06F15/7867 , G06F15/80 , G06F15/8007 , G06F2212/452 , G06F2212/602 , G06F2212/604 , G06F2212/62 , Y02D10/13 , Y02D10/14 , Y02D10/151
Abstract: 公开了用于使在无效指令的目标字段中标识的一个或多个寄存器无效的装置和方法。在所公开的技术的一些示例中，一种装置可以包括存储器和一个或多个基于块的处理器核，其被配置为对多个指令块进行取指和执行。所述核之一可以包括控制单元，其至少部分地基于接收无效指令被配置为基于所述无效指令的目标字段，获得多个寄存器中的至少一个的寄存器标识。使与寄存器标识相关联的至少一个寄存器的写入无效。无效指令在多个指令块中的第一指令块中。基于至少一个寄存器的无效写入，执行来自不同的第二指令块的后续指令。
-
公开(公告)号：CN104035748B
公开(公告)日：2018-03-09
申请号：CN201410083147.1
申请日：2014-03-07
Applicant: 三星电子株式会社
IPC: G06F9/38
CPC classification number: G06F9/30098 , G06F9/30036 , G06F9/30105 , G06F9/384
Abstract: 提供了用于在微处理器中在寄存器重新命名之前进行寄存器打包的方法和装置。该方法包括：接收从一个或多个指令解码的多个微操作；基于通过其读或写打包寄存器以用于寄存器重新命名的重新命名器的重新命名端口的预设数目，将包括在所述微操作中的多个寄存器打包成为包括多个打包寄存器的打包寄存器结构；以及发送打包寄存器以用于寄存器重新命名。
-
公开(公告)号：CN104025027B
公开(公告)日：2017-08-15
申请号：CN201180076095.X
申请日：2011-12-30
Applicant: 英特尔公司
Inventor： C·B·麦奈瑞
CPC classification number: G06F15/76 , G06F9/3004 , G06F9/30047 , G06F9/30076 , G06F9/30105 , G06F9/3824 , G06F11/1064 , G06F12/0842 , G06F12/0846 , G06F12/0875 , G06F2015/765 , G06F2212/452
Abstract: 可响应于一个或多个结构访问指令而执行的一方面的一种方法包括将处理器的结构的一部分的状态改变为隔绝状态。在隔绝状态中，处理器的组件不能访问该结构的该部分，但是能够访问该结构的一个或多个其他部分。在该结构的该部分处于隔绝状态时，修改该结构的该部分中的非架构可见数据。在已修改该结构的该部分中的非架构可见数据之后，随后将该结构的该部分的状态从隔绝状态改变为非隔绝状态。还公开了其它方法、装置、系统和指令。
-
-
公开(公告)号：CN103827813B
公开(公告)日：2016-09-21
申请号：CN201180073668.3
申请日：2011-09-26
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , K·A·杜什 , C·R·扬特 , S·赛尔
CPC classification number: G06F9/3887 , G06F9/30018 , G06F9/30036 , G06F9/30043 , G06F9/30101 , G06F9/30105 , G06F9/30145 , G06F9/3836 , G06F15/8061
Abstract: 指令和逻辑提供向量分散操作和/或聚集操作功能。在一些实施例中，响应于指定聚集和第二操作、目的地寄存器、操作数寄存器以及存储器地址的指令，执行单元读取掩码寄存器中的值，其中掩码寄存器中的字段对应于存储器中的数据元素的索引寄存器中的偏移量索引。第一掩码值指示该元素尚未从存储器中被聚集，而第二值指示该元素无需被聚集或已经被聚集。对于具有第一值的每个数据元素，将该数据元素从存储器聚集到相应的目的地寄存器位置中，并且将掩码寄存器中的相应值改成第二值。当所有的掩码寄存器字段具有第二值时，利用目的地和操作数寄存器中的相应数据来执行第二操作以产生结果。
-
Patent Agency Ranking
公开(公告)号：CN105308555A
公开(公告)日：2016-02-03
申请号：CN201480028774.3
申请日：2014-12-14
Applicant: 上海兆芯集成电路有限公司
IPC: G06F7/00
CPC classification number: G06F11/079 , G06F1/3215 , G06F1/3221 , G06F1/3243 , G06F9/30014 , G06F9/30076 , G06F9/30105 , G06F9/30185 , G06F9/30189 , G06F9/3863 , G06F11/0721 , G06F17/10 , Y02D10/152 , Y02D10/154
Abstract: 一种处理器，包括一指示器，被配置以表示一第一模式或一第二模式；以及一功能单元，被配置以在该指示器表示该第一模式时以一完整精确度执行计算，以及在该指示器表示该第二模式时以低于该完整精确度的一较低精确度执行计算。
-
公开(公告)号：CN105190572A
公开(公告)日：2015-12-23
申请号：CN201480025410.X
申请日：2014-05-30
Applicant: 英特尔公司
Inventor： B·V·帕特尔 , 李晓宁 , H·P·安维恩 , A·K·马利克 , G·奈格 , J·B·克罗斯兰 , T·奥普费尔曼 , A·A·哈雷 , J·W·布兰特 , J·S·科克 , B·L·瓦伊达
CPC classification number: G06F12/145 , G06F8/434 , G06F9/30105 , G06F9/30134 , G06F21/52
Abstract: 示例处理系统可以包括：堆栈下界寄存器，其被配置为存储第一存储器地址，该第一存储器地址标识能够经由堆栈段寻址的存储器的下界；堆栈上界寄存器，其被配置为存储第二存储器地址，该第二存储器地址标识能够经由堆栈段寻址的存储器的上界；以及堆栈边界校验逻辑，其被配置为通过将经由堆栈段访问的存储器地址与第一存储器地址和第二存储器地址中的至少一个进行比较来检测未经授权的堆栈转移。
-
公开(公告)号：CN104981771A
公开(公告)日：2015-10-14
申请号：CN201480008139.9
申请日：2014-02-21
Applicant: 高通股份有限公司
Inventor： 阿贾伊·阿南塔·英格尔 , 马克·M·霍夫曼 , 乔斯·弗里德曼 , 卢西恩·科德雷斯库
CPC classification number: G06F9/30105 , G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/30109 , G06F9/3013 , G06F9/30163 , G06F9/345 , G06F9/3885
Abstract: 提供一种用于执行向量对准指令的技术。在第一处理器中的标量寄存器堆经配置以与第二处理器共享一或多个寄存器值，所述一或多个寄存器值根据在向量对准指令中指定的Rt地址从所述标量寄存器堆进行存取，其中起始位置从所述经共享寄存器值中的一者确定。在所述第二处理器中的对准电路经配置以根据所述向量对准指令使在向量寄存器堆VRF的开始Vu寄存器内的所述起始位置和所述VRF的最末Vu寄存器的结束位置之间识别的数据对准。存储电路经配置以从所述对准电路选择所述经对准数据，且根据通过所述向量对准指令指定的对准存储地址将所述经对准数据存储在所述向量寄存器堆中。
-
公开(公告)号：CN102707926B
公开(公告)日：2015-04-08
申请号：CN201210104287.3
申请日：2012-04-09
Applicant: 威盛电子股份有限公司
IPC: G06F9/30
CPC classification number: G06F9/441 , G06F9/265 , G06F9/30043 , G06F9/30072 , G06F9/30076 , G06F9/30105 , G06F9/30123 , G06F9/30145 , G06F9/3017 , G06F9/30174 , G06F9/30189 , G06F9/30196 , G06F9/3802 , G06F9/4401 , G06F9/4403 , G06F15/82
Abstract: 可执行x86指令集及ARM指令集指令的微处理器及运作方法。微处理器包含硬件指令转译器，将x86指令集架构及ARM指令集架构机器语言程序指令转译成微指令，其编码方式有别于x86指令集架构及ARM指令。执行管线执行微指令，产生由x86指令集架构/ARM定义的执行结果，微指令有别于执行管线执行微指令所产生的结果。转译器直接提供微指令至执行管线。微处理器每一次执行x86指令集架构及ARM指令集架构指令的其中之一时，转译器将它转译为微指令，指标指示x86或ARM何者为一启动指令集架构。重置后，微处理器初始化其架构状态，从重置地址读取其第一指令，依据启动指令集架构的定义将第一指令全部转译。指令高速缓存存储器将x86及ARM指令存入高速缓存存储器，且提供给转译器。
-
公开(公告)号：CN104040482A
公开(公告)日：2014-09-10
申请号：CN201180075973.6
申请日：2011-12-28
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , T·威尔豪姆 , T·G·德赖斯代尔
CPC classification number: G06F9/30145 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30036 , G06F9/30105 , G06F9/30109 , G06F9/30112 , G06F9/3013 , H04N19/42
Abstract: 本发明描述了使用单个向量打包增量解码指令在源的打包数据元素上执行增量解码并将结果存储在目的地的打包数据元素中的系统、装置和方法。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.04 seconds)
