-
-
-
公开(公告)号:CN101339571B
公开(公告)日:2011-04-06
申请号:CN200710047704.4
申请日:2007-11-01
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路计算机辅助设计技术领域,具体为一种VLSI布局规划中集中约束的实现方法。该方法结合B*-tree的表示法、模拟退火算法以及线性规划算法。其步骤包括根据约束构造约束子树,连接各个子树构成允许的初始布局,采用模拟退火算法对面积等到因素进行优化;从初始布局得到线性规划的约束条件,构造线性规划矩阵,然后调用线性规划函数求解线性规划矩阵,进行压缩操作和软模块调整,从而得到优化布局结果。本方法用于实现平面布局中多个模块需要集中放置的约束,也可实现多个或整体划分上的集中约束。
-
-
-
公开(公告)号:CN100505676C
公开(公告)日:2009-06-24
申请号:CN200610148162.5
申请日:2006-12-28
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域,具体公开了一种智能多缓冲区管理的集中调度控制器和动态调度方法。本发明通过多缓冲区设置共享存储单元,以及缓冲区使用时动态分配和使用后实时回收的方法,极大地提高了缓冲区的性能。多个缓冲区在硬件上由一块共享的存储单元实现,由访问仲裁器和缓冲区分配表统一进行管理,用以提供给缓冲区访问单元高性能的多缓冲区服务。当被请求访问缓冲区时,访问仲裁器首先根据分配表判断是否可以分配空间给被请求的缓冲区,如果请求被允许,则访问被授权,同时缓冲区分配表做相应的更新。当某个缓冲区中的数据被使用完后,对应的缓冲区被回收,用以提供空间给其它被请求的缓冲区。本发明有效地提高了整个存储单元的利用率,也提高了单个缓冲区服务的实时性和缓冲区的吞吐量。
-
公开(公告)号:CN101122957A
公开(公告)日:2008-02-13
申请号:CN200710045652.7
申请日:2007-09-06
Applicant: 复旦大学
Abstract: 本发明公开了一种带碰撞检测的RFID读写器及其碰撞检测算法,当读写器收到电子标签的返回信息后,先检测返回数据的帧头数据是否被破坏,如果被破坏,则认为发生了碰撞,如果没有被破坏,再进一步检测返回信息数据段是否违反FMO编码规则,如果有一处违反编码规则,则认为发生了碰撞,如果均没有违反,再进行下一步检测,由DSP发送ACK指令,读写器在协议规定的时间T1max内没有收到电子标签的任何信息,则可以认为发生了碰撞,如果收到电子标签的返回信息,则认为没有发生碰撞,此检测周期结束。本发明分三个层次检测发生碰撞的可能,能够提高碰撞检测的准确性,为DSP模块实现各种防碰撞算法提供支持,从而有效地提高读写器识别电子标签的效率。
-
公开(公告)号:CN101042590A
公开(公告)日:2007-09-26
申请号:CN200710039655.X
申请日:2007-04-19
Applicant: 复旦大学
IPC: G05F3/16
Abstract: 本发明属于集成电路技术领域,具体为一种针对模拟电路应用的低温度系数、低噪声的新型带隙基准参考源。电误差放大器、PMOS控制管、PMOS输出管、控制电阻、输出电阻和带隙电流产生电路组成。该带隙基准参考源可以产生稳定的电压和电流,并且它的核心控制部分只采用一个PMOS管,而不是传统的两个PMOS管,因而避免了控制管的失配而造成的误差,同时与传统结构相比,在输出管与控制管1∶1镜像的情况下,产生同样的参考电压可以采用一半阻值的输出电阻,因而降低了输出端的电阻热噪声。另外,由于是零温度系数电流而非电压用于产生参考值,因此该带隙基准源能够在低电压下工作。仿真结果表明该带隙基准源能产生低温度系数的参考电压和参考电流。
-
公开(公告)号:CN1216327C
公开(公告)日:2005-08-24
申请号:CN03116913.9
申请日:2003-05-15
Applicant: 复旦大学
Abstract: 本发明为一种采用新体系结构的32位嵌入式微处理器,能够处理本地RISC指令和Java卡虚拟机两套指令集。它由取指单元、指令cache、指令译码电路、指令折叠电路、通用寄存器组、数据运算单元、内存单元、前推电路、异常处理单元等部分构成。其中,指令cache和指令折叠电路仅在执行Java卡虚拟机指令时有效,与此同时,通用寄存器组映射为堆栈cache。本发明中的微处理器可以同时支持两套指令集,并且之间能够方便的进行无缝切换,而电路面积与传统不支持Java卡虚拟机的处理器相比,增加不到20%。
-
公开(公告)号:CN1605993A
公开(公告)日:2005-04-13
申请号:CN200410067586.X
申请日:2004-10-28
Applicant: 复旦大学
CPC classification number: Y02D10/13
Abstract: 本发明属于集成电路技术领域,具体为一种采用两级内容寻址寄存器(CAM)比较的低功耗快表(TLB)。主要由64路CAM阵列(64×29比特的CAM单元)和64路SRAM阵列(64×22比特的SRAM单元)以及最后的输出灵敏放大器组成。其中采用改进的CAM单元以省去预充电时的位线转换功耗;用NMOS管充电、PMOS放电来降低CAM单元Match线上的电压摆幅;采用两级CAM串连比较,以大幅减少每次比较的CAM单元数。本发明的两级CAM比较的TLB与传统TLB相比,功耗大大地降低。
-
-
-
-
-
-
-
-
-