提升体硅LDMOS性能的动态背栅控制系统及体硅LDMOS的制造方法

    公开(公告)号:CN117614432A

    公开(公告)日:2024-02-27

    申请号:CN202311428545.8

    申请日:2023-10-30

    Abstract: 本发明提出了一种提升体硅LDMOS性能的动态背栅控制系统及体硅LDMOS的制造方法,该系统包括体硅LDMOS,包括栅极金属及背栅金属;动态背栅控制电路,其包括依次电连接的波形产生器、三电平逆变器、负电压转换器及电平转换器;负电压转换器包括负电压输出端和零电压输出端;负电压输出端连接电平转换器的第一输入端,零电压输出端连接电平转换器的第二输入端并接地;电平转换器的第一输出端连接栅极金属,其第二输出端连接背栅金属。本发明具有独立的背栅电极,通过在衍生的背栅电极上施加偏置,诱导界面电荷,调制外延层的电场分布,增加体内漏电端的电场,使其提高击穿电压,又因其漂移区采用重掺杂而具有低的比导通电阻,改进了两者之间的折中关系。

    一种不同厚度铁电层的负电容场效应晶体管及制备方法

    公开(公告)号:CN113193047B

    公开(公告)日:2022-08-09

    申请号:CN202110351283.4

    申请日:2021-03-31

    Abstract: 本申请涉及一种不同厚度铁电层的负电容场效应晶体管及制备方法。该晶体管包括:衬底、埋氧化层、基于顶层形成的源区、基于顶层形成的漏区、基于顶层形成的全耗尽或部分耗尽的沟道、侧墙,以及源区漏区之间通过侧墙隔离的栅氧化层、负电容铁电层、金属层,其特征在于:所述负电容铁电层的厚度由源区至漏区方向不同,使得栅极不同厚度的负电容铁电层对栅极电压放大作用呈线性放大,对栅极电压放大作用具有更好的控制能力,同时不同厚度铁电层的负电容场效应晶体管在相同的栅压下具有更高的饱和区电流以及更低的亚阈值斜率,因此提升了晶体管的性能。

    一种三向双负电容鳍式场效应晶体管及其制备方法

    公开(公告)号:CN114284353A

    公开(公告)日:2022-04-05

    申请号:CN202111483792.9

    申请日:2021-12-07

    Abstract: 本申请涉及一种三向双负电容鳍式场效应晶体管及其制备方法。该晶体管包括:包括半导体衬底,覆盖于半导体衬底上表面的埋氧层,位于埋氧层上方的鳍式有源区,鳍式有源区包括源区、沟道区和漏区,鳍式有源区的源区和漏区之间的沟道区的上表面和第一方向上的左右两个侧表面覆盖了栅氧化层,栅氧化层上覆盖三向双负电容层,三向双负电容层由第一负电容材料和第二负电容材料形成,三向双负电容层上覆盖了金属层,三向双负电容层由第一负电容材料和第二负电容材料组成,第一负电容材料和第二负电容材料对栅极电压的放大效果不同,可以实现可变的电压放大效果,从而降低晶体管的功耗并提升晶体管性能,同时有效抑制短沟道效应。

    一种不同厚度铁电层的负电容场效应晶体管及制备方法

    公开(公告)号:CN113193047A

    公开(公告)日:2021-07-30

    申请号:CN202110351283.4

    申请日:2021-03-31

    Abstract: 本申请涉及一种不同厚度铁电层的负电容场效应晶体管及制备方法。该晶体管包括:衬底、埋氧化层、基于顶层形成的源区、基于顶层形成的漏区、基于顶层形成的全耗尽或部分耗尽的沟道、侧墙,以及源区漏区之间通过侧墙隔离的栅氧化层、负电容铁电层、金属层,其特征在于:所述负电容铁电层的厚度由源区至漏区方向不同,使得栅极不同厚度的负电容铁电层对栅极电压放大作用呈线性放大,对栅极电压放大作用具有更好的控制能力,同时不同厚度铁电层的负电容场效应晶体管在相同的栅压下具有更高的饱和区电流以及更低的亚阈值斜率,因此提升了晶体管的性能。

    一种不同材料铁电层的负电容场效应晶体管及制备方法

    公开(公告)号:CN113097308A

    公开(公告)日:2021-07-09

    申请号:CN202110351306.1

    申请日:2021-03-31

    Abstract: 本申请涉及一种不同材料铁电层的负电容场效应晶体管及制备方法。该晶体管包括:衬底、埋氧化层、基于顶层形成的源区、基于顶层形成的漏区、基于顶层形成的全耗尽或部分耗尽的沟道、侧墙,以及源区漏区之间通过侧墙隔离的栅氧化层、负电容铁电层、金属层,其特征在于:所述负电容铁电层由第一铁电层和第二铁电层拼接而成,所述第一铁电层和所述第二铁电层的铁电材料不同,使得栅极不同材料的负电容铁电层对栅极电压放大作用呈线性放大,对栅极电压放大作用具有更好的控制能力,同时不同材料铁电层的负电容场效应晶体管在相同的栅压下具有更高的饱和区电流以及更低的亚阈值斜率,亚阈值斜率可以低于理论极限值60mV/dec,因此提升了晶体管的性能。

    一种具有三维横向变掺杂的半导体器件耐压层

    公开(公告)号:CN108054194B

    公开(公告)日:2020-09-22

    申请号:CN201711234307.8

    申请日:2017-11-30

    Abstract: 本发明公开了一种具有三维横向变掺杂的半导体器件耐压层,该耐压层在半导体器件的半导体衬底或埋氧层的上表面外延形成,及所述耐压层具有三维横向变掺杂并且在以P+或N+为中心的曲率结构中掺杂浓度为非线性分布。所述耐压层采用叉指状版图或跑道形版图或圆形版图;所述耐压层采用硅或碳化硅、砷化镓、磷化铟、锗硅材料制作;本发明的耐压层能够按照标准的CMOS工艺制备,因此该工艺是一个与标准CMOS工艺完全兼容的工艺方案,工艺制备简单,成本低廉,可以有效抑制版图所带来的三维曲率效应,从而大大增强实际器件的耐压能力。

    一种双栅MOSFET结构
    40.
    发明公开

    公开(公告)号:CN108767011A

    公开(公告)日:2018-11-06

    申请号:CN201810398766.8

    申请日:2018-04-28

    CPC classification number: H01L29/1033 H01L29/7831

    Abstract: 一种双栅MOSFET结构,包括:呈渐变厚度的沟道区,沟道区的厚度小的一侧设有源区,其厚度大的一侧设有漏区,源区远离沟道区的侧边设有源极,漏区远离沟道区的侧边设有漏极;相连的沟道区、源区和漏区的上、下表面分别覆盖第一栅氧层和第二栅氧层,第一栅氧层覆盖沟道区的部分的上表面设有第一栅极,第二栅氧层覆盖沟道区的部分的下表面设有第二栅极,第一栅极和第二栅极构成双栅结构。本发明所提供的器件结构既能有效地抑制短沟道效应,又能提高电流驱动能力,减小漏区的电场峰值;且工艺步骤相对简单,可与现有CMOS工艺相兼容。

Patent Agency Ranking