-
公开(公告)号：CN105453182A
公开(公告)日：2016-03-30
申请号：CN201480042541.9
申请日：2014-07-24
Applicant: 华为技术有限公司
IPC: G11C11/56
CPC classification number: G11C13/0069 , G11C11/5678 , G11C13/0004 , G11C13/0097 , G11C2013/0092 , G11C2213/79
Abstract: 提供一种相变存储器的数据存储方法及控制装置。该相变存储器的数据存储方法，包括：获取待存储数据，该待存储数据为多位数据(S101)；根据该待存储数据，产生擦脉冲信号和写脉冲信号，该写脉冲信号为包括至少两个连续脉冲的信号，该至少两个连续脉冲的幅值相同，且该至少两个连续脉冲的幅值为根据该待存储数据而确定的值(S102)；将该擦脉冲信号施加至该相变存储器的存储单元使该存储单元变为晶态(S103)；将该写脉冲信号施加至该存储单元使该存储单元变为第一电阻值的非晶态，以通过所述存储单元的第一电阻值的非晶态表征所述待存储数据(S104)。可解决多值存储时的热串扰问题。
-
公开(公告)号：CN105210150A
公开(公告)日：2015-12-30
申请号：CN201480000526.8
申请日：2014-04-22
Applicant: 华为技术有限公司
IPC: G11C11/00
CPC classification number: H03K3/35625 , G11C13/0002 , H03K3/0372
Abstract: 本发明实施例提供一种锁存器和D触发器，所述锁存器包括：开关、阻变式存储器、分压电路和电压转换器，当所述开关处于导通状态时，所述电压转换器用于根据所述锁存器的输入信号输出所述锁存器的输出信号，其中，所述输出信号与所述输入信号保持一致；当所述开关由导通状态变为断开状态时，所述阻变式存储器用于与所述分压电路配合以使所述开关处于断开状态时所述锁存器的输出信号与所述开关处于导通状态时所述锁存器的输出信号保持一致，从而实现了非易失的锁存功能。由于本发明实施例中的锁存器采用了较少的元器件，电路结构简单，电路面积减小，能够提高现有逻辑电路的集成度。
-
公开(公告)号：CN119968106A
公开(公告)日：2025-05-09
申请号：CN202510062575.4
申请日：2025-01-15
Applicant: 华中科技大学
Abstract: 本发明涉及一种无砷元素的多元素共掺杂的选通管材料，属于微电子技术与器件领域。本发明选通管材料为Ge基硫系化合物，所述Ge基硫系化合物中具有两种元素的共掺杂，且不含有砷元素掺杂。所述Ge基硫系化合物的化学表达式优选为GeSe、GeS、GeTe6或GeTe9。所述两种元素的共掺杂优选为C和Te共掺杂、P和Sb共掺杂、Si和N共掺杂、B和S共掺杂、In和Se共掺杂。本申请通过提出一种双元素共掺杂策略，在物理结构与化学性质上对砷元素掺杂进行等效取代，实现性能优化的同时避免有毒元素的引入。相较于传统的砷掺杂策略，本申请提出的掺杂策略在对选通管材料进行性能优化的同时具有安全性高、成本更低等优点。
-
公开(公告)号：CN119892063A
公开(公告)日：2025-04-25
申请号：CN202510361198.4
申请日：2025-03-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的多数门逻辑电路、控制方法、装置及应用，属于微电子器件技术领域；包括电阻及负极均与电阻的一端相连的两个相同的忆阻器M1、M2；本发明充分利用了忆阻器的阻态特性，通过在忆阻器M2的初始阻态为高阻值状态的基础上，设置忆阻器M1的阻态为与逻辑值c相对应的阻态，忆阻器M1的正极、M2的正极、电阻另一端的输入电压一一对应为与逻辑值b相关的电压‑V(b)‑Vp、与逻辑值a相关的电压V(a)、与逻辑值b相关的电压‑V(b)，由此实现了逻辑值a、b、c的多数门逻辑运算；本发明仅需要采用两个忆阻器即可实现多数门逻辑运算，降低了电路面积开销。
-
公开(公告)号：CN119883185A
公开(公告)日：2025-04-25
申请号：CN202510361374.4
申请日：2025-03-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的非易失性多数门电路和加法电路的控制方法及装置，属于微电子逻辑运算技术领域；在多数门电路中，三个忆阻器分别对应输入待进行多数门逻辑运算的逻辑值a、b、c，逻辑运算的结果由电压比较器根据公共节点电压与参考电压的比较结果确定；通过改变忆阻器正极的电压，即可实现M(a,b,c)和#imgabs0#两种多数门逻辑；在不同类型的多数门逻辑实现过程中，无需增加忆阻器数量，能够以较少的器件、较快的计算速度实现两种多数门逻辑运算，且这两种多数门逻辑是完备的，通过组合两种多数门逻辑能够实现任意布尔函数；基于此，本发明能够以较高的集成度、较快的计算速度满足实际应用中对多功能逻辑的需求。
-
Patent Agency Ranking
公开(公告)号：CN119883184A
公开(公告)日：2025-04-25
申请号：CN202510361329.9
申请日：2025-03-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的近似加法电路的控制方法及近似加法运算装置，属于微电子逻辑运算技术领域；利用忆阻器的存算一体特性，通过将进位ci+1设置为ai、bi和ci三个输入值之一，并通过对近似加法电路各端口同步施加电压，实现进位取反后的多数门逻辑运算，从而并行地得到了各位加和结果s1,s2,...,sn；通过上述近似加法设计，本发明无需等待上一位的进位计算，高效地实现了并行多位加法运算，计算速度较快；且本发明所需的器件数量和操作步骤均较少，能够在采用较少的器件和操作步骤的条件下，以较快的计算速度实现近似加法运算，减少了硬件资源消耗，尤其在处理大数据流和高速运算时表现出显著的性能提升。
-
公开(公告)号：CN119883182A
公开(公告)日：2025-04-25
申请号：CN202510360926.X
申请日：2025-03-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的近似加法电路控制方法及近似加法运算装置，属于微电子逻辑运算技术领域；在近似加法电路中，通过向第一、第二、第三忆阻器输入待进行多数门逻辑运算的逻辑值并调控电压，可实现多数门逻辑运算M(a,b,c)，通过向第一、第二、第四忆阻器输入待进行多数门逻辑运算的逻辑值并调控电压，可实现多数门逻辑运算#imgabs0#，对两种多数门逻辑运算进行迭代，即可实现近似加法运算。在本发明中，由于两种不同的多数门逻辑运算可复用运算单元，因此装置的集成度较高、计算速度较快。
-
公开(公告)号：CN115240728B
公开(公告)日：2025-03-28
申请号：CN202210909473.8
申请日：2022-07-29
Applicant: 华中科技大学
IPC: G11C11/406 , G11C11/408 , G11C11/409 , G11C11/4094
Abstract: 本发明公开了一种动态存储器操作方法，包括如下步骤：按照预先设定的间隔时间T对动态存储器进行刷新操作，同时实时接收操作指令，当接收到操作指令时，根据操作指令中被选中存储单元的位置信息对被选中存储单元进行读操作，并将读操作中读取的状态数据暂存在读缓冲器中，其中，间隔时间T小于写操作时存储单元中电容的电压值下降到读操作正确读出该存储单元状态数据的临界电容电压值所需的时间t；然后再根据操作指令中操作指令类型信息对被选中存储单元进行相应操作，其中，在每次读操作后需进行一次刷新操作的执行步骤。本发明即使在被选中存储单元中电容发生漏电时，也能有效确保该存储单元进行读、写操作的正常操作。
-
公开(公告)号：CN118946252B
公开(公告)日：2025-03-21
申请号：CN202410960746.0
申请日：2024-07-17
Applicant: 华中科技大学
IPC: H10N70/20 , G02B5/20 , G02B5/22 , G02B5/26 , G02F1/00 , G02F1/01 , G02F1/17 , H10N70/00 , H10B63/10 , H10N15/10
Abstract: 本发明提供一种基于相变材料的感存算一体化结构，该结构包括：可见光滤波结构，用于对可见光进行吸收或反射；窄带吸收体腔结构，位于可见光滤波结构的下方，包括金属层、介质层和相变层；钽酸锂单晶片结构，位于所述窄带吸收体腔结构的下方；在光经过可见光滤波结构照到窄带吸收体腔结构时，若相变层使用的相变材料处于非晶态，窄带吸收体腔结构对光进行窄带吸收，钽酸锂单晶片结构根据热释电效应产生第一电流；若相变材料处于晶态，窄带吸收体腔结构对所述光进行反射，钽酸锂单晶片结构根据热释电效应产生第二电流。本发明对目标光吸收的比例动态可调，处理速度快，帧率高，功耗低，而且半高宽非常窄，对角度不敏感，结构简单，易于集成。
-
公开(公告)号：CN115148737B
公开(公告)日：2025-02-25
申请号：CN202210713336.7
申请日：2022-06-22
Applicant: 华中科技大学
IPC: H10B12/00
Abstract: 本发明公开了一种基于阈值开关的非易失性存储单元及其操作方法，属于微纳米电子技术领域。非易失性存储单元包括依次层叠的第一金属电极层、阈值开关层、第二金属电极层，阈值开关层包含硫系半导体材料，阈值开关层的阈值电压在电信号的操作下能够在初始阈值电压和高阈值电压之间切换。该存储单元基于阈值开关可控的阈值变化实现了信息的存储，阈值开关具有纳秒级开关速度、可微缩性好且易三维堆叠的优点，所实现的阈值开关存储单元同样具备上述优点，在匹配DRAM存取速度的基础上大幅提高存储密度。同时，基于阈值开关的非易失性存储单元，其制备的工艺成本低且与CMOS工艺兼容，有利于所述存储单元实现大规模生产。
-
-
-
-
-
-
-
-
-
Search Results
898
records
(took 0.056 seconds)
