外部设备扩展卡及输入输出外部设备的数据处理方法

    公开(公告)号:CN106325377A

    公开(公告)日:2017-01-11

    申请号:CN201510400020.2

    申请日:2015-07-08

    IPC分类号: G06F1/16 G06F13/20

    CPC分类号: G06F1/16

    摘要: 本发明实施例提供一种外部设备扩展卡及输入输出外部设备的数据处理方法,该外部设备扩展卡包括:用于插设在主机的内存卡槽上的接口单元、内存单元、内存单元控制器、输入输出I/O外部设备、I/O外部设备控制器,可以通过接口单元直接插在主机的内存卡槽内,且该外部设备扩展卡上集成了内存单元和I/O外部设备,从而I/O外部设备控制器和主机可以直接通过内存单元的物理地址访问内存单元,即I/O外部设备控制器和主机可以直接根据内存单元内的物理地址读取内存单元中的数据,从而大大减小了主机和I/O外部设备从内存中读取数据的开销。

    一种数据拷贝的方法、装置和系统

    公开(公告)号:CN104166647A

    公开(公告)日:2014-11-26

    申请号:CN201310181769.3

    申请日:2013-05-16

    IPC分类号: G06F17/30 G06F3/06

    CPC分类号: Y02D10/45 G06F13/1668

    摘要: 本发明公开了一种数据拷贝的方法、装置和系统,该方法采取控制与第一记录介质、第二记录介质分别对应的第一地址命令总线和第二地址命令总线上的读写时序,即通过第一地址命令总线向第一记录介质发送读命令和通过第二地址命令总线向第二记录介质发送写命令,使得第二记录介质从数据总线上接收第一记录介质发送的数据,从而快速直接地完成数据的拷贝,解决了现有拷贝方法中步骤繁琐、路径冗长的问题,减少了数据拷贝对内存带宽的占用,同时可降低功耗。

    读缺失时的处理方法、设备和系统

    公开(公告)号:CN103902470A

    公开(公告)日:2014-07-02

    申请号:CN201210571969.5

    申请日:2012-12-25

    IPC分类号: G06F12/08 G06F13/16

    摘要: 本发明提供一种读缺失时的处理方法、设备和系统。该方法包括第一处理器产生地址信息,所述地址信息中包含Cache?Tag;所述第一处理器在确定出存在第一Cache?Line时,获取所述第一Cache?Line中记录的第二处理器的信息,所述第一Cache?Line的Tag与所述Cache?Tag数值相同,且状态位指示为无效状态;所述第一处理器根据所述第二处理器的信息,向所述第二处理器单播发送总线读事务,使得所述第二处理器在存储有效的所述第一CacheLine的数据副本时,提供所述第一Cache?Line的数据。本发明实施例可以降低读缺失时的功耗开销。

    一种面向SSI器件的FPGA持续集成开发方法与系统

    公开(公告)号:CN113887164A

    公开(公告)日:2022-01-04

    申请号:CN202111156001.1

    申请日:2021-09-30

    IPC分类号: G06F30/392 G06F30/327

    摘要: 本发明提供一种FPGA开发方法,所述方法包括步骤:步骤100:接收输入的HDL源文件和用户约束文件,进行OOC综合,生成逻辑网表,并封装为DCP文件;步骤200:接收步骤100生成的DCP文件,调用跨SLR接口电路自动化生成脚本以生成跨SLR接口电路;步骤300:进行整体布局布线,将输出结果封装为DCP文件;步骤400:将步骤300生成的DCP文件生成比特流文件,配置FPGA设备,对FPGA设备进行运行与实时调试。基于本发明的实施例,可以显著降低了大型逻辑设计在FPGA器件部署的难度,使得设计者不需要手动的方式进行繁琐的跨SLR设计迭代与局部布局布线的调整,有助于大型逻辑设计在SSI类型的FPGA云环境与本地环境上的映射实现与快速部署。

    一种FPGA集群管理与部署比特流的方法

    公开(公告)号:CN113973049B

    公开(公告)日:2022-08-02

    申请号:CN202111190477.7

    申请日:2021-10-13

    摘要: 本发明提供一种FPGA集群,包括FPGA集群管理节点、FPGA节点以及FPGA容器编排系统,所述FPGA节点包括FPGA芯片、内存、NVMe固态硬盘以及网卡,其中FPGA容器编排系统包括运行FPGA集群管理节点上的容器编排系统调度进程以及运行在FPGA节点上的容器编排系统代理进程,其中所述容器编排系统调度进程用于将包含比特流文件的作业封装到容器镜像中提供给容器编排系统代理进程,所述容器编排系统代理进程用于将容器实例内包含的比特流文件配置到相应的FPGA可编程逻辑设备的可编程逻辑中。基于本发明的实施例,提供了一种异构计算集群的管理方法,既可以管理传统的CPU,又可以管理FPGA加速卡,并且可以提高FPGA可编程逻辑资源的利用率和集群的吞吐率。

    一种FPGA集群管理与部署比特流的方法

    公开(公告)号:CN113973049A

    公开(公告)日:2022-01-25

    申请号:CN202111190477.7

    申请日:2021-10-13

    摘要: 本发明提供一种FPGA集群,包括FPGA集群管理节点、FPGA节点以及FPGA容器编排系统,所述FPGA节点包括FPGA芯片、内存、NVMe固态硬盘以及网卡,其中FPGA容器编排系统包括运行FPGA集群管理节点上的容器编排系统调度进程以及运行在FPGA节点上的容器编排系统代理进程,其中所述容器编排系统调度进程用于将包含比特流文件的作业封装到容器镜像中提供给容器编排系统代理进程,所述容器编排系统代理进程用于将容器实例内包含的比特流文件配置到相应的FPGA可编程逻辑设备的可编程逻辑中。基于本发明的实施例,提供了一种异构计算集群的管理方法,既可以管理传统的CPU,又可以管理FPGA加速卡,并且可以提高FPGA可编程逻辑资源的利用率和集群的吞吐率。

    一种低功耗的FPGA部分可重构方法和装置

    公开(公告)号:CN112597096A

    公开(公告)日:2021-04-02

    申请号:CN202011478343.0

    申请日:2020-12-15

    发明人: 张科 齐乐 陈明宇

    摘要: 本发明提出一种低功耗的FPGA部分可重构方法和装置。本发明方案所述的系统装置通过结合FPGA静态区逻辑的裁剪及重构切换技术、存储器控制接口休眠与动态时钟管理单元的时钟频率实时调整机制,有效地降低了FPGA静态逻辑区的无效功耗,同时也进一步避免了静态逻辑区长期工作在高频率状态所带来的散热与稳定性问题。

    一种云端平台计算系统及其应用方法

    公开(公告)号:CN108829515A

    公开(公告)日:2018-11-16

    申请号:CN201810532745.0

    申请日:2018-05-29

    IPC分类号: G06F9/50

    摘要: 本发明涉及一种云端平台计算系统及其应用方法,包括:服务端和节点端。服务端由接入服务器构成,用于该云端平台计算系统的用户及计算资源的管理和调度;节点端由多个计算节点及辅助硬件构成,为云端平台计算系统提供异构计算资源;计算节点通过局域网与接入服务器进行交互。每个计算节点包含SoC主控模块和异构计算处理模块;SoC主控模块可运行操作系统,为用户提供相应异构计算处理模块的使用环境和管理功能;异构计算处理模块用于逻辑功能或加速算法的实现与部署。用户通过登录接入服务器,申请和使用计算节点。使用内容包括:用户通过接入服务器进入SoC主控模块的操作系统,对异构计算处理模块进行使用、管理、配置、调试及监控等操作。