公开(公告)号：CN108718195B

公开(公告)日：2022-05-13

申请号：CN201810340480.4

申请日：2018-04-17

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 杨铭谦 ,  陈雷 ,  王科迪 ,  张健 ,  李智 ,  李学武 ,  张彦龙

IPC: H03L7/089 ,  H03L7/093 ,  H03L7/10

Abstract: 本发明公开了一种采用可配置启动电路的电荷泵锁相环。该电荷泵锁相环在锁相环路工作前，通过可配置启动电路B107对环路滤波器B103充电，产生启动电压，驱动振荡器偏置生成电路B104生成偏置电压，控制压控振荡器B105起振，使压控振荡器预先在接近目标频率的特定频率下起振，完成锁相环的启动。本发明与传统的电荷泵锁相环相比，用户能够根据实际需求，在锁相环开始正式工作之前，就通过配置信号使压控振荡器工作在特定的频率下，从而在锁相环开始工作之后加速锁相环的锁定过程。

公开(公告)号：CN108718195A

公开(公告)日：2018-10-30

申请号：CN201810340480.4

申请日：2018-04-17

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 杨铭谦 ,  陈雷 ,  王科迪 ,  张健 ,  李智 ,  李学武 ,  张彦龙

IPC: H03L7/089 ,  H03L7/093 ,  H03L7/10

Abstract: 本发明公开了一种采用可配置启动电路的电荷泵锁相环。该电荷泵锁相环在锁相环路工作前，通过可配置启动电路B107对环路滤波器B103充电，产生启动电压，驱动振荡器偏置生成电路B104生成偏置电压，控制压控振荡器B105起振，使压控振荡器预先在接近目标频率的特定频率下起振，完成锁相环的启动。本发明与传统的电荷泵锁相环相比，用户能够根据实际需求，在锁相环开始正式工作之前，就通过配置信号使压控振荡器工作在特定的频率下，从而在锁相环开始工作之后加速锁相环的锁定过程。

公开(公告)号：CN108306638A

公开(公告)日：2018-07-20

申请号：CN201810054077.5

申请日：2018-01-19

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 杨铭谦 ,  陈雷 ,  王科迪 ,  张健 ,  李智 ,  李学武 ,  张彦龙

IPC: H03L7/095

Abstract: 本发明提供了一种适用于电荷泵锁相环的可配置锁定检测电路，包括时钟相位差比较电路、锁定计数器B203、失锁计数器B204和SR锁存器SR251，时钟相位差比较电路，接收对外部输入的两路时钟信号进行相位差比较，当相位差绝对值小于等于时间窗长度时，使能锁定计数器B203，复位并禁用失锁计数器B204；否则，使能失锁计数器B204，复位并禁用锁定计数器B203；锁定计数器B203和失锁计数器B204的输出端连接SR锁存器SR251的R端和S端，SR锁存器SR251的输出端为可配置锁定检测电路的锁定指示信号。该电路可降低“假失锁”发生的概率，提高锁定检测电路的可靠性。

公开(公告)号：CN108306637A

公开(公告)日：2018-07-20

申请号：CN201810069042.9

申请日：2018-01-24

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 杨铭谦 ,  陈雷 ,  王科迪 ,  张健 ,  李智 ,  李学武 ,  张彦龙

IPC: H03L7/089 ,  H03L7/099 ,  H03L7/18

Abstract: 本发明提供了一种采用双路电压控制压控振荡器的电荷泵锁相环，该锁相环包括N级环形振荡器B200和放大整形电路B201，接收由电荷泵锁相环的电荷泵及环路滤波器分别产生的两路控制电压，并根据该控制电压生成一定频率的正弦波振荡信号，并将其整形为方波，作为电荷泵锁相环的数字分频器的输入信号。本发明与传统的压控振荡器相比，以两个控制电压VC1和VC2作为调谐电压，VC1作为粗调电压，VC2作为细调电压，兼顾调谐速度与振荡信号质量，能够有效加快电荷泵锁相环的锁定。

公开(公告)号：CN107453750A

公开(公告)日：2017-12-08

申请号：CN201710580636.1

申请日：2017-07-17

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 陈雷 ,  文治平 ,  李学武 ,  张彦龙 ,  张健 ,  林彦君 ,  王科迪 ,  付勇 ,  杨铭谦 ,  杨佳奇

IPC: H03K19/177 ,  H03K19/173

Abstract: 一种适用于SRAM型FPGA的多功能时钟缓冲器。该缓冲器包括第一时钟控制电路B101、第二时钟控制电路B102以及输出多路器B103，用于驱动FPGA内全局时钟网络，根据FPGA配置可以实现不同工作模式。第一个工作模式为普通时钟缓冲器；第二个工作模式为带使能的时钟缓冲器，当时钟缓冲器未使能时输出时钟固定为高电平；第三个工作模式为时钟多路器，可以完成两个时钟的无毛刺切换；第四个工作模式为带使能的时钟多路器，可以完成两个时钟的无毛刺切换，当时钟多路器未使能时输出时钟固定为高电平。该缓冲器电路额外提供一个输入时钟怱略控制端口，可以在时钟已经消失的清况下完成时钟的切换操作。

公开(公告)号：CN107425844A

公开(公告)日：2017-12-01

申请号：CN201710581051.1

申请日：2017-07-17

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 李智 ,  张彦龙 ,  李琦 ,  林彦君 ,  王科迪 ,  杨铭谦 ,  张健 ,  付勇 ,  杨佳奇

IPC: H03K19/177 ,  H03K23/64

Abstract: 本发明提供一种适用于SRAM型FPGA的可配置时钟缓冲器，包括可配置时钟N分频电路M21、时序匹配电路M23、配置存储器M22和多路器M24。配置存储器M22接收FPGA输入的配置信息，当分频数信息为N时，可配置时钟N分频电路M21对外部输入时钟信号CLKIN进行N分频，并将分频后的时钟信号输出给多路器M24，当分频数信息为1时，时序匹配电路M23对外部输入时钟信号CLKIN进行时序调整，使其与可配置时钟N分频电路M21输出的时钟信号边沿对齐，将调整后的时钟信号输出给多路器M24，多路器M24将时钟传输给FPGA。本发明可实现任意倍数的时钟分频，时钟上升沿的延时大小与分频数N无关。