公开(公告)号：CN102856203B

公开(公告)日：2015-04-29

申请号：CN201110180765.4

申请日：2011-06-29

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 三重野文健

IPC分类号： H01L21/336 ,  H01L21/8238 ,  H01L29/78 ,  H01L27/092 ,  H01L29/06

摘要： 一种MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层具有暴露半导体衬底的开口；沿所述开口在半导体衬底内形成凹槽；在所述凹槽内形成半导体填充层；形成填充满所述开口的栅极结构，本发明还提供采用上述方法的CMOS晶体管的形成方法，以及相应的MOS晶体管和CMOS晶体管，通过本发明可以降低PMOS晶体管的阈值电压。

公开(公告)号：CN102969345B

公开(公告)日：2015-04-01

申请号：CN201110255737.4

申请日：2011-08-31

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 三重野文健

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

摘要： 本发明提供了一种具有T型鳍部的鳍式场效应管的形成方法，包括：提供基底；依次形成位于所述基底表面的第一硅薄膜、硬掩膜层和具有第一开口的图案层；形成覆盖所述第一开口的侧壁的侧墙；去除所述图案层；以所述侧墙为掩膜刻蚀硬掩膜层形成第一结构，再去除所述侧墙；以所述第一结构为掩膜刻蚀所述第一硅薄膜形成第一子鳍部；形成覆盖所述基底、第一子鳍部的侧壁的绝缘层，所述绝缘层的表面与所述第一子鳍部的表面齐平；形成位于所述第一子鳍部顶部的第二子鳍部，所述第二子鳍部的宽度大于所述第一子鳍部的宽度。上述方法形成的鳍式场效应管的沟道区的长度大，避免了短沟道效应，器件性能的稳定性高。

公开(公告)号：CN102751189B

公开(公告)日：2015-04-01

申请号：CN201110099738.4

申请日：2011-04-20

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 三重野文健

IPC分类号： H01L21/336

摘要： 一种半导体制造领域的晶体管的制备方法，包括：提供半导体衬底，且在所述半导体衬底上形成伪栅结构；选择性刻蚀所述半导体衬底的上表面，且使所述半导体衬底的上表面被去除的厚度为第一厚度；交替采用选择性外延生长方法和等离子掺杂方法在所述半导体衬底的上表面形成厚度为第一厚度的轻掺杂源/漏区，所述轻掺杂源/漏区包括：硅原子和掺杂离子，所述选择性外延生长方法形成硅原子，所述等离子掺杂方法形成掺杂离子。本发明通过先刻蚀再交替采用选择性外延生长方法和等离子掺杂方法形成轻掺杂源/漏区，从而既可以使得晶体管的轻掺杂源/漏区的结深很浅，又可以使得掺杂离子能够被完全激活，最终提高了晶体管的性能。

公开(公告)号：CN104425276A

公开(公告)日：2015-03-18

申请号：CN201310398715.2

申请日：2013-09-04

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 三重野文健

IPC分类号： H01L21/336 ,  H01L21/265

CPC分类号： H01L29/1054 ,  H01L29/785 ,  H01L29/66795 ,  H01L29/0684 ,  H01L29/7853

摘要： 一种鳍式场效应晶体管的形成方法，所述鳍式场效应晶体管的形成方法包括：提供半导体衬底，所述半导体衬底表面形成有侧壁倾斜的伪鳍部，所述伪鳍部的顶部宽度小于底部宽度；在所述半导体衬底表面形成介质层，所述介质层的表面与伪鳍部的表面齐平；去除部分高度的伪鳍部，形成凹槽；在所述凹槽内沉积半导体材料形成外延层，所述外延层的表面与介质层的表面齐平。上述鳍式场效应晶体管的形成方法能够提高形成的鳍式场效应晶体管晶体管的性能。

公开(公告)号：CN103000688B

公开(公告)日：2015-03-11

申请号：CN201110276568.2

申请日：2011-09-16

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 三重野文健

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明的实施例提供了一种鳍式场效应管的形成方法，包括：依次在基底表面形成硅薄膜、硬掩膜层、具有第一开口的图案层和覆盖所述第一开口的侧壁的侧墙；以所述侧墙为掩膜刻蚀所述硬掩膜层和硅薄膜，形成第二开口，所述第二开口暴露出所述基底表面；在所述第二开口内形成牺牲层，所述牺牲层的表面至少与所述硅薄膜的表面齐平；去除所述图案层，形成与所述侧墙相对应的两个第一子鳍部；去除所述硬掩膜层，形成与所述第一子鳍部齐平的绝缘层；形成位于所述第一子鳍部顶部、且连接两个所述第一子鳍部的第二子鳍部；去除所述绝缘层和牺牲层，形成位于所述基底、第二子鳍部和两个第一子鳍部之间的空腔。本发明实施例的鳍式场效应管的器件性能好。

公开(公告)号：CN104143515A

公开(公告)日：2014-11-12

申请号：CN201310170482.0

申请日：2013-05-09

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 三重野文健

IPC分类号： H01L21/336

CPC分类号： H01L29/66568 ,  H01L29/42356

摘要： 一种MOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有若干栅极结构，位于所述栅极结构两侧的半导体衬底内的掺杂区，位于所述半导体衬底表面且覆盖所述栅极结构侧壁的第一介质层；形成覆盖所述栅极结构顶表面的金属盖帽层；形成覆盖所述第一介质层的第二介质层，所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平；对所述金属盖帽层进行离子注入；刻蚀所述金属盖帽层，形成暴露出所述栅极结构顶表面的开口；在所述开口内形成绝缘盖帽层。本发明的MOS晶体管不存在接触体到栅极的短路。

公开(公告)号：CN104124210A

公开(公告)日：2014-10-29

申请号：CN201310156924.6

申请日：2013-04-28

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 三重野文健

IPC分类号： H01L21/8247 ,  H01L21/336

CPC分类号： H01L27/11517 ,  H01L29/66795

摘要： 一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底的上形成有若干分立的堆叠结构，存储区域的堆叠结构中的第一氧化硅层作为闪存单元的隧穿氧化层、第一多晶硅层作为闪存单元的浮栅；以所述堆叠结构为掩膜，刻蚀所述半导体衬底，在半导体衬底的外围区域和存储区域中形成第一凹槽，外围区域中相邻的第一凹槽之间的半导体衬底构成第一鳍部；在半导体衬底上形成隔离层，刻蚀去除外围区域的部分隔离层；去除外围区域上的堆叠结构，暴露出第一鳍部的顶部表面；在外围区域的第一鳍部的侧壁和顶部表面形成鳍式场效应管的第一栅极结构，在存储区域的浮栅上形成闪存单元的控制栅。形成闪存单元的工艺兼容鳍式场效应管的制作工艺。

公开(公告)号：CN102800631B

公开(公告)日：2014-09-03

申请号：CN201110139436.5

申请日：2011-05-26

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 三重野文健

IPC分类号： H01L21/8238 ,  H01L21/28 ,  H01L21/265

摘要： 一种CMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区域、PMOS区域，隔离所述NMOS区域和PMOS区域的隔离结构；在所述半导体衬底表面形成含有开口的介质层，所述开口分别位于NMOS区域和PMOS区域，并暴露NMOS区域和PMOS区域的部分表面；在所述开口的侧壁和底部形成栅介质层；向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子。通过本发明所提供的CMOS晶体管的形成方法，可以降低NMOS晶体管的阈值电压，并且工艺简单，易于实现。

公开(公告)号：CN103928327A

公开(公告)日：2014-07-16

申请号：CN201310009265.3

申请日：2013-01-10

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 三重野文健 ,  殷华湘

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/66795 ,  H01L29/42364 ,  H01L29/785

摘要： 一种鳍式场效应晶体管及其形成方法，其中所述鳍式场效应晶体管的形成方法包括：提供半导体衬底，所述半导体衬底表面具有凸起的鳍部，位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁；形成覆盖所述栅极结构的第一介质层；形成覆盖所述第一介质层的第二介质层，所述第二介质层的介电常数小于所述第一介质层的介电常数；回刻蚀所述第二介质层，形成第二侧墙；以所述第二侧墙为掩膜刻蚀所述第一介质层，形成第一侧墙，所述第一侧墙具有水平部分和垂直部分，所述第一侧墙覆盖的部分鳍部构成负遮盖区。本发明的鳍式场效应晶体管栅极结构与源区和漏区的导电插塞之间的寄生电容小。

公开(公告)号：CN102569088B

公开(公告)日：2014-06-25

申请号：CN201010615165.1

申请日：2010-12-30

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 禹国宾 ,  三重野文健

IPC分类号： H01L21/336 ,  H01L21/265 ,  H01L29/792 ,  H01L27/115

摘要： 本发明提供一种半导体器件结构和制作该半导体器件结构的方法。该方法通过离子注入掺杂工艺形成SONOS非易失性存储器，根据本方法生产的半导体器件，具有很好的可靠度，较好的资料保存能力和较好的重复读写的忍受度。此外，本发明的制作半导体器件结构的方法，充分利用现有设备、材料和工艺，不会增加生产线的复杂度，而且制作方法简单易行，不需要耗费额外的人力和物力，从而提高半导体器件的整体性能并简化工艺流程。