RF MOS器件的在片测试结构的去嵌方法

    公开(公告)号:CN113655360B

    公开(公告)日:2025-04-01

    申请号:CN202110913198.2

    申请日:2021-08-10

    Abstract: 本发明提供了一种RF MOS器件的在片测试结构的去嵌方法,包括如下步骤:在同一衬底上同时形成待测器件,以及相对应的引脚结构、开路结构、短路结构以及直通结构;分别对上述待测器件、引脚结构、开路结构、短路结构、直通结构进行S参数测试;利用电磁仿真模型仿真一个金属条阻抗,算出实际短路结构引入的阻抗;利用所获得的实际短路结构引入的阻抗,将S参数转换为Y参数。本发明通过对一个金属条进行电磁仿真其阻抗来模拟实际用于去嵌的短路结构中用于共地互连的那部分金属块的阻抗,并在去嵌过程中将该阻抗去除,从而在更高频率的时候也能获得更好的去嵌精度。

    一种卷积运算装置、卷积神经网络系统

    公开(公告)号:CN113642706B

    公开(公告)日:2024-12-27

    申请号:CN202110913994.6

    申请日:2021-08-10

    Abstract: 本发明提供了一种神经元网络单元,包括静态随机存储单元、正向读出隔离支路、以及反向读出隔离支路;所述静态随机存储单元包括电学串联的第一传输晶体管和第二传输晶体管,以及并联在第一和第二传输晶体管之间的两个对置互锁的第一和第二反相器,所述正向读出隔离支路连接至第一传输晶体管与两个对置互锁的反相器之间,用于根据静态随机存储单元存储的控制信号,将一外部输入的数字电压转化为模拟电流输出;所述反向读出隔离支路连接至第二传输晶体管与两个对置互锁的反相器之间,用于根据静态随机存储单元存储的控制信号,将一外部输入的数字电压转化为模拟电流输出。

    神经元网络单元、卷积运算模块以及卷积神经网络

    公开(公告)号:CN113642706A

    公开(公告)日:2021-11-12

    申请号:CN202110913994.6

    申请日:2021-08-10

    Abstract: 本发明提供了一种神经元网络单元,包括静态随机存储单元、正向读出隔离支路、以及反向读出隔离支路;所述静态随机存储单元包括电学串联的第一传输晶体管和第二传输晶体管,以及并联在第一和第二传输晶体管之间的两个对置互锁的第一和第二反相器,所述正向读出隔离支路连接至第一传输晶体管与两个对置互锁的反相器之间,用于根据静态随机存储单元存储的控制信号,将一外部输入的数字电压转化为模拟电流输出;所述反向读出隔离支路连接至第二传输晶体管与两个对置互锁的反相器之间,用于根据静态随机存储单元存储的控制信号,将一外部输入的数字电压转化为模拟电流输出。

Patent Agency Ranking