-
公开(公告)号：CN113594004B
公开(公告)日：2022-07-08
申请号：CN202110864029.4
申请日：2021-07-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种真空沟道晶体管的制备方法，所述制备方法至少包括：在第一硅衬底上沉积氧化物层；对所述氧化物层进行图形化以形成图形化区域，所述图形化区域包括具有开口的空腔和自所述空腔底部贯穿所述氧化物层的沟槽；在所述沟槽内定位生长纳米线，所述纳米线自所述第一硅衬底朝所述空腔延伸并凸入于所述空腔；在所述空腔的与所述第一硅衬底相对的一侧使所述氧化物层与第二硅衬底键合以形成内含所述空腔的SOI衬底。本发明也提供了一种真空沟道晶体管，其包括穿过所述氧化物层的顶部而进入所述真空空腔的纳米线。所述制备方法可以与现有集成电路的制造工艺完全兼容，经由所述制备方法可获得源极与漏极之间距离精确可调的真空沟道晶体管。
-
公开(公告)号：CN103972148B
公开(公告)日：2017-01-25
申请号：CN201410222756.0
申请日：2014-05-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: Y02P80/30
Abstract: 本发明提供一种超薄膜绝缘体上材料的制备方法，包括步骤：1)在所述第一衬底表面外延第一掺杂单晶层、缓冲层、第二掺杂单晶层以及待转移层；2)低剂量离子注入至所述第一掺杂单晶层与第一衬底的界面以下预设深度；3)键合所述第二衬底的绝缘层与待转移层；4)退火剥离所述缓冲层与第一衬底；5)低剂量离子注入至所述第二掺杂单晶层与缓冲层的界面以上预设深度；6)键合所述第三衬底的绝缘层与缓冲层；7)退火剥离所述缓冲层与待转移层，获得两种绝缘体上材料。本发明采用两次注入剥离技术在制备超薄绝缘体上待转移层材料的同时，通过第二次剥离，还制备了另外一种绝缘体上材料，即，缓冲材料，这使得整个制备过程中几乎没有材料损耗。
-
公开(公告)号：CN104157741B
公开(公告)日：2016-07-06
申请号：CN201410459322.2
申请日：2014-09-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18
CPC classification number: Y02P70/521
Abstract: 本发明提供一种光电探测器的制备方法，包括步骤：1）提供一硅衬底，于所述硅衬底表面形成Ge底层；2）在所述Ge底层上生长SiGe/Ge周期结构，最上一层用Ge覆盖；3）于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的至少两个间隔排列的凹槽；4）采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe，形成具有间隔的多层Ge结构；5）采用溶液法在所述多层Ge结构的表面附着金属颗粒；6）于所述SiGe/Ge周期结构表面制作电极。本发明利用金属粒子产生局域表面等离子体共振，制备出了高效率的硅基光电探测器，并且，通过多个表面的引入，进一步提高光电探测的效率。本发明步骤简单，适用于工业生产。
-
公开(公告)号：CN103646910B
公开(公告)日：2016-06-15
申请号：CN201310724465.7
申请日：2013-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/324 , H01L21/265
Abstract: 本发明提供一种SGOI结构的制备方法，至少包括以下步骤：S1：提供一SOI衬底，在所述顶层硅表面外延生长一单晶SiGe层；S2：在所述单晶SiGe层表面形成一Si帽层；S3：从所述Si帽层正面进行离子注入，注入深度到达所述顶层硅中；S4：将步骤S3获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、预设Ge浓度SiGe层及SiO2层的叠层结构；S5：腐蚀掉所述叠层结构表面的SiO2层以得到SGOI结构。本发明结合离子注入技术和锗浓缩工艺制备高质量高Ge浓度的SGOI结构，离子注入减弱了顶层硅与所述SiGe层之间的晶格失配，且伴随退火过程的进行，位错环在纵向方向上相互作用并相互抵消，使应力得到释放，从而使最终获得的SGOI结构中穿透位错密度大大降低。
-
公开(公告)号：CN103646853B
公开(公告)日：2016-05-18
申请号：CN201310724004.X
申请日：2013-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/762
Abstract: 本发明提供一种绝缘体上含锗薄膜结构的制备方法，包括以下步骤：S1：提供一sSOI衬底，在张应变顶层硅表面外延生长一预设Ge组分的单晶SiGe薄膜；所述张应变顶层硅的晶格长度与所述单晶SiGe薄膜的晶格长度相等；S2：在所述单晶SiGe薄膜表面形成一Si帽层；S3：将步骤S2获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、含锗薄膜及SiO2层的叠层结构；S4：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上含锗薄膜结构。本发明通过选择合适张应变顶层硅及相应含锗组分的单晶SiGe薄膜，使得张应变顶层硅与其上的单晶SiGe薄膜的晶格匹配，从而降低缺陷来源，能够获得高质量的SGOI或GOI材料。
-
Patent Agency Ranking
公开(公告)号：CN105428300A
公开(公告)日：2016-03-23
申请号：CN201410472955.7
申请日：2014-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种吸附剥离制备绝缘体上材料的方法，包括以下步骤：提供一衬底，在其上依次外延掺杂单晶层、超晶格结构层及待转移层；然后进行离子注入，使离子注入到所述掺杂单晶层下表面以下预设深度；再提供一表面形成有绝缘层的基板，与待转移层键合形成键合片并进行退火处理，使掺杂层吸附离子形成微裂纹从下表面处剥离，得到绝缘体上材料。本发明利用掺杂层吸附剥离及键合来制备绝缘体上材料，其中，掺杂层由掺杂单晶层及非掺杂或低掺杂的超晶格结构层叠加而成；超晶格结构层可以增强掺杂单晶层的离子吸附能力，使得掺杂单晶层在低掺杂浓度下也可以发生吸附剥离，而低掺杂浓度可以降低掺杂离子扩散到待转移层中的几率，保证待转移层的质量。
-
公开(公告)号：CN103560157B
公开(公告)日：2016-02-24
申请号：CN201310583275.8
申请日：2013-11-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/0352 , H01L31/18
CPC classification number: Y02P70/521
Abstract: 本发明提供一种应变结构及其制作方法，该方法至少包括以下步骤：S1：提供一衬底，在所述衬底表面自下而上依次形成一牺牲层及一第一应力层；S2：将所述第一应力层图形化，形成桥状结构；所述桥状结构包括形成于所述牺牲层表面的一对基座及连接该一对基座的至少一根桥梁；S3：在一对所述基座表面形成第二应力层；S4：采用湿法腐蚀去除所述桥梁下方及所述基座相向两端下方的牺牲层，以使所述桥梁及一对所述基座相向两端悬空，该悬空的两端卷曲使所述桥梁拉伸，得到应变结构。本发明可以给一定范围内的任意材料施加高张应力，方法简单有效、与半导体工艺兼容，具有成本低，且制作速度快的优点。
-
公开(公告)号：CN103474386B
公开(公告)日：2016-02-03
申请号：CN201310447610.1
申请日：2013-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，包括步骤：1）于SOI的顶硅层表面形成C掺杂SiGe调制层；2）于所述C掺杂SiGe调制层表面形成SiGe材料层；3）于所述SiGe材料层表面形成Si帽层；4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层以及上方的SiO2层；5）去除所述SiO2层。本发明利用C掺杂SiGe调制层减小SOI顶硅层和外延的SiGe材料层之间的晶格失配，从而减小浓缩过程中缺陷的产生。本发明所制备的SGOI具有高弛豫、低缺陷密度、高Ge组分等优点。
-
公开(公告)号：CN102842496B
公开(公告)日：2015-07-15
申请号：CN201210376814.6
申请日：2012-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/306 , H01L21/20
Abstract: 本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法，该方法利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底，然后在所述硅基纳米阵列图形化衬底上外延Ge或III-V族化合物，从而可以得到低缺陷密度、高晶体质量的Ge或III-V族化合物外延层。此外，本发明的制备工艺简单，成本低，有利于推广使用。
-
公开(公告)号：CN103021815B
公开(公告)日：2015-06-24
申请号：CN201210575658.6
申请日：2012-12-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种混合共平面衬底结构及其制备方法，所述混合共平面衬底结构包括硅衬底及形成与所述硅衬底上的若干第一区域和若干第二区域，所述第一区域与第二区域间隔排列，并通过隔离墙隔离，所述隔离墙底部到达所述硅衬底表面或所述硅衬底内；所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层；所述第二区域的材料为锗或III-V族化合物。本发明利用SiGe缓冲层技术、刻蚀工艺以及图形衬底外延等技术制备低缺陷密度、高晶体质量的锗、III-V族材料或者应变硅混合共平面的衬底结构，能同时提升不同类型MOS（PMOS或NMOS）器件的性能，在光电集成领域也有广泛的应用前景。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.065 seconds)
