一种偏移正交多载波系统的脉冲成形滤波器

    公开(公告)号:CN105791197A

    公开(公告)日:2016-07-20

    申请号:CN201510992656.0

    申请日:2015-12-25

    CPC classification number: H04L27/264 H04L27/362

    Abstract: 本发明涉及一种偏移正交多载波系统的脉冲成形滤波器,包括相位旋转网络、M点复信号变换网络和多相滤波网络结构,所述相位旋转网络对复信号的实部和虚部设置初始相位;所述M点复信号变换网络对旋转后输出的M点并行复信号进行傅里叶逆变换;所述多相滤波网络结构中滤波器p(n)的起始相位分为M组,从p(0)到p(M?1),分别对应所述M点复信号变换网络的M路输出,其中,每路仅需要K个乘加器,每次滤波将会覆盖K/2个符号,滤波结果通过延迟器按时钟周期顺序输出。本发明能够降低系统复杂度,减少寄存器和乘加器的资源消耗,以便于工程实现。

    一种GPS授时脉冲在中高速传感器网络中的应用系统

    公开(公告)号:CN102547965B

    公开(公告)日:2014-04-30

    申请号:CN201110436266.7

    申请日:2011-12-22

    Abstract: 本发明涉及一种GPS授时脉冲在中高速传感器网络中的应用系统,包括中高速传感器网络多用户时分复用装置,通过GPS授时脉冲进行全网同步并划分超帧时隙;辅助帧同步信号检测装置,通过GPS授时脉冲进行帧信号预检测,简化帧同步检测算法;自动频率偏移修正装置,通过计算本地定时系统与卫星定时系统之间的差值,控制晶振的压控输出,修正频率偏差;节点位移估计装置,通过检测不同节点的同步信号位置,结合GPS授时脉冲,估计节点与接收机的位移。本发明利用GPS授时脉冲在中高速传感器网络中的普遍性和易用性,提出了简单的多用户时分复用结构,简化了时间同步和频率同步算法,增加了节点位移估计功能,大大节省了硬件资源和人力资源。

    一种基于对称CAZAC序列的OFDM系统同步方法

    公开(公告)号:CN102413091B

    公开(公告)日:2014-03-26

    申请号:CN201110358069.8

    申请日:2011-11-11

    Abstract: 本发明涉及一种基于对称CAZAC序列的OFDM系统同步方法,包括以下步骤:在时域构造具有四重对称结构的CAZAC序列,使用一组复PN序列与CAZAC序列的第一部分和第三部分进行对应相乘得到同步序列。利用已知PN序列与接收信号的第一部分和第四部分相乘,得到定时度量函数,搜索其最大值,完成定时同步。利用前后对称序列的相位差,得到小数倍频率偏移。在频域利用CAZAC序列的移位得到整数倍频率偏移。本发明消除了由于传统序列的对称结构和循环前缀的存在所引入的副峰值和峰值平台对定时的影响,使定时更加准确。频率偏移估计亦具有更小的标准差,同时具有更大的频率偏移估计范围,可达整个系统带宽。

    应用于视频传感器的基带处理装置

    公开(公告)号:CN103188192A

    公开(公告)日:2013-07-03

    申请号:CN201110449752.2

    申请日:2011-12-28

    Abstract: 本发明提供一种应用于视频传感器的基带处理装置,包括数字调制电路和数字解调电路,所述数字调制电路包括:子载波映射模块、IFFT变换模块、加循环器、加窗器、限幅器、以及上采样滤波器;所述数字解调电路包括:下采样滤波器、辅助同步器、去循环器、FFT变换模块、子载波解映射模块、信道估计器、均衡器、以及判决器;其中,所述IFFT变换模块和所述FFT变换模块共用一个FFT核,所述FFT核按照时分方式复用;所述辅助同步器的设计方法基于GPS和长循环前缀。相对于现有技术,本发明将FFT变换器和IFFT变换器复用,同时省去帧头,利用GPS和循环前缀进行同步,简化了算法并节省了硬件资源,提高了频谱利用率,为工程设计提供了一种切实可行的方法。

    应用于SC-FDE基带系统HARQ通信方式的设计方法

    公开(公告)号:CN102437906A

    公开(公告)日:2012-05-02

    申请号:CN201210019780.5

    申请日:2012-01-20

    Abstract: 本发明涉及一种单载波频率均衡基带系统混合自动重传请求通信方式的设计方法,其特征在于在普通单载波频率均衡基带系统前向纠错通信方式的前提下,分析了它的不足之处,接着结合HARQ相关的技术原理,以一个超帧作为一个单位,将每一帧数据信息传至接收端的信道解码处加以判断,如果出现纠不了的错误,则在下一个时刻执行重传刚才数据的指令,否则不必重传数据,继续进行下一帧的传输。实际表明,这种SC-FDE结合HARQ技术的系统设计方案以适量降低系统吞吐量作为代价,换取了系统的更低的误码率,使得接收到的数据变得更为准确。

    LDPC码校验矩阵构造方法及对应矩阵乘法运算装置

    公开(公告)号:CN102394659A

    公开(公告)日:2012-03-28

    申请号:CN201110221926.X

    申请日:2011-08-04

    Abstract: 本发明涉及一种LDPC码校验矩阵构造方法及对应矩阵乘法运算装置,所述方法包括以下步骤:确定构造码字的长度n×L,循环置换子矩阵的大小L,码率R以及校验矩阵的行数m×L,基础矩阵Hb大小为m×n,校验矩阵H大小为mL×nL;确定校验矩阵H的最优度数分布;构造一个环长最大的基础矩阵Hb;选择合适的移位因子将得到的基础矩阵Hb扩展成环长最大化的QC-LDPC码,通过确定基础矩阵Hb中元素为‘1’位置的移位因子来确定了整个校验矩阵H。装置包括校验矩阵生成单元、信息序列生成单元、分割单元和乘法单元。本发明使得编码复杂度降低并且得到纠错性能非常接近随机构造的LDPC码,同时使得LDPC码的实现复杂度降低。

Patent Agency Ranking