-
公开(公告)号：CN111446966A
公开(公告)日：2020-07-24
申请号：CN202010372487.1
申请日：2020-05-06
Applicant: 东南大学
IPC: H03M1/38
Abstract: 本发明公开了一种应用于逐次逼近型模数转换器(SAR ADC)的单相时钟高速低功耗动态比较器，包括第一级无尾电流管预放大电路、第二级正反馈锁存电路。预放大电路去除了尾电流管，避免了尾电流管的存在导致的输入管的过驱动电压的下降，并且可以使得垂直方向上的级联结构能有更大的电压裕度，提升了第一级预放大电路的放电速度，之后根据预放大电路输出节点的电压差在第二级进行锁存，在不影响比较器功能的前提下降低了比较器的功耗，从而应用在高速SAR ADC中。相较于传统的两级比较器，本发明在相同的功耗下可以实现更快的比较速度。
-
公开(公告)号：CN111446965A
公开(公告)日：2020-07-24
申请号：CN202010289536.5
申请日：2020-04-14
Applicant: 东南大学
IPC: H03M1/38
Abstract: 本发明公开了一种应用于SAR ADC的高能效全动态比较器，包括输入管三级级联的预放大电路、锁存电路和预放大级控制电路。预放大级控制电路在锁存电路输出比较结果之后将预放大电路中的尾电流管关断，同时根据比较结果对预放大电路输出节点进行高电平或低电平置位，避免了预放大电路在比较完成之后不必要的放大操作，同时保持了锁存结果，在不影响比较器性能的前提下进一步降低了比较器的功耗。此外，预放大电路级联放大的特点提高了预放大增益，同时降低了预放大级和锁存级在输入端的等效噪声；采用单相时钟信号对电路进行控制，降低了时钟负载；所有工作阶段中电路均无静态功耗。
-
公开(公告)号：CN107359876B
公开(公告)日：2020-05-19
申请号：CN201710497938.2
申请日：2017-06-27
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种适用于双端SAR‑ADC的DAC电容阵列及对应的开关切换方法，该电容阵列包括比较器和电容阵列，比较器的输入端P端和N端分别连接正输入Vip和负输入Vin，从正、负输入分别至P、N端依次设有第一最高位电容C1‑1、第二最高位电容C1‑2和非二进制电容阵列；所有电容的上极板均接到输入电平，第一最高位电容和第二最高位电容的下极板接GND，其余电容的下极板均接参考电平Vref。该电容阵列将最高位电容拆分为两部分，一部分作为新的最高位电容，一部分与原本的二进制电容阵列结合，形成非二进制电容阵列；对应的开关切换方法通过重复动作已经切换的电容，防止比较器的共模持续下降。
-
公开(公告)号：CN108415502B
公开(公告)日：2020-03-31
申请号：CN201810263298.3
申请日：2018-03-28
Applicant: 东南大学
IPC: G05F1/56
Abstract: 本发明公开一种无有限周期震荡的数字线性稳压电源，包括主环路、阈值检测模块、逻辑控制模块、移位寄存器、PMOS阵列和负载，其中，主环路用于比较输出电压与参考电压的差，并将比较结果送入逻辑控制模块；阈值检测模块用于检测输出电压是否落入阈值窗口，并将检测结果送入逻辑控制模块；当输出电压超出上下阈值时，主环路控制PMOS阵列快速切换，输出电压稳定到参考电压附近；当输出电压落入上下阈值之间时，阈值检测模块通过逻辑控制模块输出标志位，使得移位寄存器进入保持状态，电路输出稳定。此种结构可消除经典数字线性稳压电源中存在的有限周期震荡问题。本发明还公开一种无有限周期震荡的数字线性稳压方法。
-
公开(公告)号：CN110879625A
公开(公告)日：2020-03-13
申请号：CN201911280123.4
申请日：2019-12-13
Applicant: 东南大学
IPC: G05F1/56
Abstract: 本发明公开了一种超低线性灵敏度的CMOS电压基准电路，包括：第一本征NMOS管M1、第二本征NMOS管M2、标准NMOS管M3，其中输入信号VDD与第一本征NMOS管M1的漏极相连，第一本征NMOS管M1的栅极分别与标准NMOS管M3的栅极和漏极相连，且标准NMOS管M3的漏极与输出基准电压VREF相连，以及第一本征NMOS管M1的源极与第二本征NMOS管M2的漏极相连；第二本征NMOS管M2的栅极与地信号GND相连，且第二本征NMOS管M2的源极分别与标准NMOS管M3的漏极和输出基准电压VREF相连；标准NMOS管M3的源极与地信号GND相连。本发明可以有效的降低电压基准的线性灵敏度，从而抑制由于电源电压对电压基准所造成的影响，同时可以减小芯片面积从而节约电路成本。
-
Patent Agency Ranking
公开(公告)号：CN110429937A
公开(公告)日：2019-11-08
申请号：CN201910639317.2
申请日：2019-07-16
Applicant: 东南大学
Abstract: 本发明公开了一种用于提高SAR-ISDM混合结构ADC采样率的实现电路及方法，电路包括模数转换器ADC1和ADC2、一个逻辑单元（104）及一个数字计数器（105），模数转换器ADC1包括一个数模转换器DAC1（100）和一个时域比较器TDC1（102），模数转换器ADC2包括一个数模转换器DAC2（101）和一个时域比较器TDC2（103）；数模转换器DAC1（100）和DAC2（101）均由10位的电容阵列和一个Cisdm电容构成，时域比较器TDC1（102）和时域比较器TDC2（103）均由一对差分的VCDL单元和一个量化器构成。本发明通过两个ADC实现了SAR转换与ISDM流水线工作，在不增加硬件开销前提下以较低的功耗成本实现了采样率的有效提升，有效提升了ADC转换速率，以满足ADC在更高采样率下的应用。
-
公开(公告)号：CN110190853A
公开(公告)日：2019-08-30
申请号：CN201910392465.9
申请日：2019-05-13
Applicant: 东南大学
IPC: H03M1/40
Abstract: 本发明公开了一种基于静态预放积分器的一阶调制器，包括：一个静态开环预放积分器、一个四输入差分比较器、两个DAC电容阵列、一个模为N的二进制计数器，其中输入差分信号连接静态预放积分器的输入端，且输出端与差分比较器的两个反向输入端相连；差分比较器的两个输出端分别与计数器的输入端、两个DAC电容阵列的输入端相连；两个DAC电容阵列的输出端分别与输入差分信号运算处理后连接至差分比较器的两个正向输入端；将计数器的输出端作为整个调制器的输出。本发明节省了积分操作，节省了大部分积分器带来的功耗，大大加快了比较器的建立速度；一定程度减小了比较器由于亚稳态导致的误判，提升了整个调制器的有效位数，可实现奈奎斯特带宽的ADC性能。
-
公开(公告)号：CN109951161A
公开(公告)日：2019-06-28
申请号：CN201910149172.8
申请日：2019-02-28
Applicant: 东南大学
Abstract: 本发明公开了一种互补型数字可变增益放大器，包括跨导放大器和跨阻放大器，其中跨导放大器由四个结构相同的第一至第四跨导级并联构成，用于将输入电压转化成输出电流，并通过对接入跨导级级数的控制，实现对跨导级的等效跨导值与可变增益放大器增益的控制；所述跨阻放大器，用于将跨导放大器得到的输出电流转化为跨阻放大器的输出电压。所述跨阻放大器包括第一跨阻放大器（A1）、第一电阻（R1）、第二电阻（R2）。本发明通过每一个跨导级跨导值的选取与跨导级个数的选定来确定可变增益放大器的步长与增益可调范围，实现对跨导级放大器跨导值的控制；在相同的增益需求下可节省一半的电流，在实现相同等效增益时可降低功耗。
-
公开(公告)号：CN105959011B
公开(公告)日：2019-03-19
申请号：CN201610422490.3
申请日：2016-06-13
Applicant: 东南大学
IPC: H03M1/34
Abstract: 本发明公开了一种分段延迟环模数转换器，该模数转换器的高位采用分段线性化设计，低位采用延迟环结构，总共位数精度为6位；该模数转换器包括采样编码模块、延迟环转换模数模块、参考电压调整模块和分段比较模块，分段比较模块内的基准电压将输入电压的范围划分为四个电压分段区间；分段比较模块根据四个电压分段区间对输入电压进行模数转换得到高两位二进制码B1 B2，延迟环模数转换模块根据B1 B2分别对四个电压分段区间的延迟线长度进行调整，参考电压调整模块根据B1 B2分别对四个电压分段区间的参考电压进行调整，延迟环模数转换模块结合延迟线长度和参考电压对输入电压进行模数转换得到低四位二进制码B3 B4 B5 B6。本发明兼顾了分段线性化设计和延迟环结构的优点。
-
公开(公告)号：CN106330169B
公开(公告)日：2019-03-05
申请号：CN201610695399.9
申请日：2016-08-19
Applicant: 东南大学
IPC: H03K19/0175 , G11C11/4063
Abstract: 本发明公开了一种适用于异步SAR ADC的时序转换及数据锁存电路，包括本位控制信号产生单元、本位数据锁存单元和下位使能信号产生单元；其中，所述本位控制信号产生单元的第一输出端及第二输出端分别与本位数据锁存单元的第一输入端、第二输入端相接；本位数据锁存单元的第一输出端及第二输出端输出本级锁存信号作为整体电路的锁存输出，其第三输出端接下位使能信号产生单元的第一输入端；下位使能信号产生单元的输出端输出下位使能信号作为整体电路的使能输出。本发明能够同时实现时序转换和数据寄存这两种功能，结构简单，所需面积及消耗功率较小，具有高速、低功耗、工作可靠的特点。
-
-
-
-
-
-
-
-
-
Search Results
504
records
(took 0.033 seconds)
