公开(公告)号：CN109936370A

公开(公告)日：2019-06-25

申请号：CN201910160150.1

申请日：2019-03-04

Applicant: 东南大学

Inventor： 吴建辉 ,  李俊辉 ,  李红

IPC: H03M1/38

Abstract: 本发明公开了一种应用于SAR ADC的低功耗开关算法，采用的DAC电容阵列分为正负两端相等的正端和负端电容阵列，每个电容阵列包括N-2个符合二进制关系的电容和一个dummy电容；所述全部电容均无分裂结构，且每个电容连接参考电压或GND或共模电压；所述最高位电容在参考电平复位状态时下极板连接GND，其余电容在参考电平复位状态时下极板连接参考电压；对于一个输入信号，经过N比特的SAR ADC的转换后，得到数字码。本发明不需要引入额外复杂结构，同时减小了比较器的失调，节省了电容面积。

公开(公告)号：CN111446965A

公开(公告)日：2020-07-24

申请号：CN202010289536.5

申请日：2020-04-14

Applicant: 东南大学

Inventor： 吴建辉 ,  李俊辉 ,  王辉 ,  李红

IPC: H03M1/38

Abstract: 本发明公开了一种应用于SAR ADC的高能效全动态比较器，包括输入管三级级联的预放大电路、锁存电路和预放大级控制电路。预放大级控制电路在锁存电路输出比较结果之后将预放大电路中的尾电流管关断，同时根据比较结果对预放大电路输出节点进行高电平或低电平置位，避免了预放大电路在比较完成之后不必要的放大操作，同时保持了锁存结果，在不影响比较器性能的前提下进一步降低了比较器的功耗。此外，预放大电路级联放大的特点提高了预放大增益，同时降低了预放大级和锁存级在输入端的等效噪声；采用单相时钟信号对电路进行控制，降低了时钟负载；所有工作阶段中电路均无静态功耗。

公开(公告)号：CN109936370B

公开(公告)日：2023-03-24

申请号：CN201910160150.1

申请日：2019-03-04

Applicant: 东南大学

Inventor： 吴建辉 ,  李俊辉 ,  李红

IPC: H03M1/38

Abstract: 本发明公开了一种应用于SAR ADC的低功耗开关算法，采用的DAC电容阵列分为正负两端相等的正端和负端电容阵列，每个电容阵列包括N‑2个符合二进制关系的电容和一个dummy电容；所述全部电容均无分裂结构，且每个电容连接参考电压或GND或共模电压；所述最高位电容在参考电平复位状态时下极板连接GND，其余电容在参考电平复位状态时下极板连接参考电压；对于一个输入信号，经过N比特的SAR ADC的转换后，得到数字码。本发明不需要引入额外复杂结构，同时减小了比较器的失调，节省了电容面积。

公开(公告)号：CN111446965B

公开(公告)日：2023-08-25

申请号：CN202010289536.5

申请日：2020-04-14

Applicant: 东南大学

Inventor： 吴建辉 ,  李俊辉 ,  王辉 ,  李红

IPC: H03M1/38

Abstract: 本发明公开了一种应用于SAR ADC的高能效全动态比较器，包括输入管三级级联的预放大电路、锁存电路和预放大级控制电路。预放大级控制电路在锁存电路输出比较结果之后将预放大电路中的尾电流管关断，同时根据比较结果对预放大电路输出节点进行高电平或低电平置位，避免了预放大电路在比较完成之后不必要的放大操作，同时保持了锁存结果，在不影响比较器性能的前提下进一步降低了比较器的功耗。此外，预放大电路级联放大的特点提高了预放大增益，同时降低了预放大级和锁存级在输入端的等效噪声；采用单相时钟信号对电路进行控制，降低了时钟负载；所有工作阶段中电路均无静态功耗。