-
公开(公告)号：CN108055876B
公开(公告)日：2022-11-18
申请号：CN201680052581.0
申请日：2016-08-25
Applicant: 高通股份有限公司 , 延世大学校产学协力团
Abstract: 检错和纠错解码装置根据数据输入是包含单比特差错还是多比特差错来执行单纠错－双检错(SEC‑DED)或双纠错－三检错(DEC‑TED)，以在单比特差错的情况下降低功耗和等待时间，而在多比特差错的情况下提供强大的纠错。
-
公开(公告)号：CN115293319A
公开(公告)日：2022-11-04
申请号：CN202210189101.2
申请日：2022-02-28
Applicant: 三星电子株式会社 , 延世大学校产学协力团
Abstract: 公开了一种脉动阵列以及包括脉动阵列的加速器。所述脉动阵列可以包括以n×n矩阵设置的n×n个处理元件(n是等于或大于至少4的整数)，其中，所述n×n个处理元件对第一输入n×n矩阵的行向量的第一输入数据和第一权重n×n矩阵的列向量的第一权重数据进行第一卷积运算，以生成n个第一输出数据，或者通过划分n×n个处理元件而构成的至少k个部分脉动阵列(k是等于或大于至少4的整数)中的每一者包括以m×m矩阵(m为小于n并且等于或大于2的整数)设置的m×m个子处理元件。
-
公开(公告)号：CN109427959B
公开(公告)日：2022-08-19
申请号：CN201811012162.1
申请日：2018-08-31
Applicant: 延世大学校产学协力团
Inventor： 洪钟一
Abstract: 本发明涉及自旋轨道转矩磁性器件。本发明一实施例的磁性器件包括：自旋电流图案，配置于基板上，通过面内电流生成垂直于配置平面的自旋电流；以及自由磁性层，以与上述自旋电流图案相接触的方式配置，具有通过上述自旋电流进行磁化反转的垂直磁各向异性。上述自旋电流图案包括：第一非磁性导电层；第二非磁性导电层，以与上述第一非磁性导电层对齐的方式配置；以及磁性层，介于上述第一非磁性导电层与上述第二非磁性导电层之间，与上述第一非磁性导电层对齐，具有垂直磁各向异性。
-
公开(公告)号：CN114829590A
公开(公告)日：2022-07-29
申请号：CN202080088097.X
申请日：2020-12-21
Applicant: 延世大学校产学协力团
IPC: C12N9/00 , C07K14/565 , C12N9/48 , C12N15/70 , C12P21/00
Abstract: 本发明涉及用于提高靶蛋白的表达效率的融合蛋白。更详细地，涉及人源谷氨酰‑脯氨酰‑tRNA合成酶(Glutamyl‑prolyl‑tRNA synthetasefrom human，hEPRS)的WHEP结构域(包括位于谷氨酰‑脯氨酰‑tRNA合成酶(EPRS)蛋白质的中间位点的WHEP结构域TRS‑1、TRS‑2、TRS‑3以及用于连接三个结构域的连接基团)。当为了在靶蛋白的大肠杆菌中表达而将本发明的hEPRS的WHEP结构域用作融合蛋白时，靶蛋白的水溶性得以提高。
-
公开(公告)号：CN114761803A
公开(公告)日：2022-07-15
申请号：CN202080028383.7
申请日：2020-02-12
Applicant: 株式会社麦迪帕克特 , 延世大学校产学协力团 , 成均馆大学校产学协力团
IPC: G01N33/574 , G01N33/68 , G01N33/577 , C07K16/18
Abstract: 本申请公开了一种用于诊断癌症的组合物，所述组合物包含：特异性地结合至BAG2多肽或其片段的抗体或其抗原结合片段。
-
Patent Agency Ranking
-
公开(公告)号：CN114555803A
公开(公告)日：2022-05-27
申请号：CN202080071935.2
申请日：2020-10-13
Applicant: 延世大学校产学协力团
IPC: C12N15/10 , C12N15/113 , C12N15/85 , C12N9/22
Abstract: 提供一种利用新的PAM序列修饰细胞基因组中靶核酸的方法以及基因组的靶核酸由此被修饰的细胞。据此，可以通过靶向原先无法作为基因组编辑的靶位点来执行基因组编辑，由此能够扩大基因组编辑的应用范围。
-
公开(公告)号：CN114446351A
公开(公告)日：2022-05-06
申请号：CN202111098713.2
申请日：2021-09-18
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: G11C11/419 , H01L27/11521 , H01L27/11526 , H01L27/11548
Abstract: 一种集成电路包括单元阵列、多条字线、至少一条写辅助线以及行驱动器，单元阵列包括位于多个第一行中的多个存储单元和位于至少一个第二行中的多个写辅助单元，多条字线分别在多个第一行上延伸，至少一条写辅助线分别在至少一个第二行上延伸，行驱动器连接到多条字线和至少一条写辅助线，行驱动器被配置为：在写操作期间通过至少一条写辅助线启用多个写辅助单元中的至少一个写辅助单元，其中，多个写辅助单元中的每个写辅助单元包括与多个存储单元中的每个存储单元相同的晶体管配置并且具有与多个存储单元中的每个存储单元相同的占用面积。
-
公开(公告)号：CN114203235A
公开(公告)日：2022-03-18
申请号：CN202111093184.7
申请日：2021-09-17
Applicant: 三星电子株式会社 , 延世大学校产学协力团
Abstract: 本申请提供一种存储设备、存储系统以及操作该存储系统的方法。该存储系统包括存储设备以及主机，该存储设备具有非易失性存储器，该非易失性存储器具有第一物理地址和第二物理地址该主机被配置为将第一日记逻辑地址和第一目标逻辑地址插入日记映射表。该存储设备包括闪存映射表和电路，该闪存映射表存储映射到第一物理地址的第一日记逻辑地址和映射到第二物理地址的第一目标逻辑地址，该电路被配置为：基于日记记录命令，将第一日记数据写入非易失性存储器的区域，该区域被编址到根据第一映射状态与第一日记逻辑地址对应的第一物理地址，以及基于检查点命令，将闪存映射表的第一映射状态改变为第二映射状态，在第二映射状态中，第一目标逻辑地址被重新映射到第一物理地址。
-
-
-
-
-
-
-
-
-
Search Results
626
records
(took 0.037 seconds)
