-
公开(公告)号：CN115238639B
公开(公告)日：2023-01-20
申请号：CN202211161361.5
申请日：2022-09-23
申请人： 深圳鸿芯微纳技术有限公司
IPC分类号： G06F30/3947 , G06F30/398 , G06F115/06
摘要： 本申请提供一种全局布线的预测方法、装置、设备及存储介质，涉及数据处理技术领域。该方法包括：对待预测芯片进行特征提取，确定所述待预测芯片的特征向量；所述待预测芯片的特征向量包括：管脚数量、宏模块数量和线网数量；采用预设预测模型，对所述待预测芯片的特征向量进行分析，确定所述待预测芯片对应的布线分布。相对于现有技术，避免了对于布线需求估计的不准确的问题。
-
公开(公告)号：CN115616275A
公开(公告)日：2023-01-17
申请号：CN202211629352.4
申请日：2022-12-19
申请人： 杭州加速科技有限公司
IPC分类号： G01R19/00 , G09G3/00 , G06F30/398 , G06F115/06 , G06F119/12
摘要： 为了克服现有技术的不足，本发明提供了调整采样时间参数的方法、系统及应用，包括：设定采样电压的标准值和比较时间步径；持续采集采样电压，通过所述标准值和所述比较时间步径，获取采样电压稳定时间点；通过所述采样电压稳定时间点与预设延时时间构成调整后采样时间参数；将所述调整后采样时间参数作为本次采样的开始时间，并将所述调整后采样时间参数存储在寄存器中。在后续的仿真文件转换到某特定机台的pattern文件时，就可以直接调用该调整后采样时间参数，使用调整后采样时间参数对应的时间直接进行采样，而无需AE人员的持续调整，节省了大量时间和工作量。
-
公开(公告)号：CN115526138A
公开(公告)日：2022-12-27
申请号：CN202210116467.7
申请日：2022-02-07
申请人： 比科奇微电子(杭州)有限公司
IPC分类号： G06F30/392 , G06F30/3947 , G06F30/398 , G06N3/12 , G06F115/06
摘要： 本申请公开了一种集成电路的布局方法和装置。该方法包括：获取集成电路的第一全局布局信息，其中，第一全局布局信息包括多个第一模块和多个第二模块，第一模块中包含宏单元，第二模块中不包含宏单元；对第一全局布局信息中第一模块中的宏单元进行更新，得到第二全局布局信息；通过遗传算法对每个更新后的第一模块中的宏单元重新布局，得到多个布局样式，并从多个布局样式中选取目标布局样式；根据第二全局布局信息布局第二模块，并根据目标布局样式布局第一模块中的宏单元，得到目标全局布局信息，通过本申请，解决了相关技术中在布线时，全局布局信息中宏单元的布局存在交叠的情况，导致布线资源紧张的问题。
-
公开(公告)号：CN115270690B
公开(公告)日：2022-11-29
申请号：CN202211169106.5
申请日：2022-09-26
申请人： 中科声龙科技发展(北京)有限公司
IPC分类号： G06F30/392 , G06F30/396 , G06F115/06
摘要： 本文公开一种查找空闲存储的装置、方法及芯片。查找空闲存储的装置包括：指示队列处理模块，配置为为存储块构建指示队列以表示存储块中存储单元的占用情况；指示队列包括多个元素，元素的数值用于指示元素对应的存储单元是否空闲；信息收集模块，配置为在向存储块写入目标数据前，通过第一逻辑门树获取存储块的指示队列的信息，根据所述信息判断存储块中是否存在空闲存储单元；仲裁及控制模块，配置为当存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将目标元素对应的空闲存储单元作为目标空闲存储单元以写入目标数据。本文的方案能够加快查找空闲存储的速度。
-
公开(公告)号：CN109255167B
公开(公告)日：2022-11-15
申请号：CN201810979729.6
申请日：2018-08-27
申请人： 珠海一微半导体股份有限公司
发明人： 刘志明
IPC分类号： G06F30/392 , G06F30/394 , G06F115/06
摘要： 本发明公开一种IC版图焊垫之间ESD电阻的调整方法，包括:步骤S101，预定义规则检查文件中不同类型信号的焊垫；步骤S102，定义不同的信号焊垫对及其之间的最大ESD阻值；步骤S103，所述信号焊垫和所述电源焊垫分别打上测试标识；步骤S104，加载寄生电阻参数提取规则文件以提取版图的寄生参数；步骤S105，执行规则检查文件以生成报告；步骤S106，根据生成的输出报告来判断待检测焊垫区域内放电路径的金属走线的阻值总和是否大于设定的最大ESD阻值，是则进入步骤S107通过调整焊垫间距或金属走线宽度以减小金属走线的电阻，否则进入步骤S108得出所述ESD电阻值处于安全值范围内，提高自动调整的准确性。
-
公开(公告)号：CN115309574A
公开(公告)日：2022-11-08
申请号：CN202210479423.0
申请日：2022-05-05
申请人： 西门子股份公司
IPC分类号： G06F11/07 , H02H1/00 , G06F30/367 , G06F115/06
摘要： 本发明涉及一种电气运行装置，该电气运行装置具有针对数字测量值的预处理装置，其中，预处理装置具有集成电路和电子存储器组件，该电子存储器组件具有逻辑电路的配置，并且其中，电气运行装置被设计为识别预处理装置中的故障，其特征在于，电气运行装置被设计为在有故障的情况下中断预处理装置的运行，直到逻辑电路的配置从配置存储器组件加载到电子存储器组件中。本发明还涉及一种用于消除设备故障的方法。
-
公开(公告)号：CN108846165B
公开(公告)日：2022-10-25
申请号：CN201810504736.0
申请日：2018-05-24
申请人： 杭州电子科技大学
IPC分类号： G06F30/367 , G06F115/06
摘要： 本发明公开了一种四阶局部有源忆阻器电路模型。本发明的电路模型包括集成运算放大器U1、集成运算放大器U2和乘法器U3、U4、U5、U6，集成运算放大器U1和乘法器U6分别连接输入端，即局部有源忆阻器的电压和电流的测试端；集成运算放大器U1用于实现积分运算、求和运算和反相运算，将输出信号再返回到乘法器U3，最终求得控制忆导值的状态变量，集成运算放大器U2用于实现反向运算和加法运算，得到需要的忆导控制函数，乘法器U6实现将忆导控制函数和输入的电压量相乘，得到最终的忆阻器电流量。本发明用以模拟局部有源忆阻器的伏安特性，替代实际局部有源忆阻器进行实验和应用及研究。
-
公开(公告)号：CN114781319B
公开(公告)日：2022-09-23
申请号：CN202210683243.4
申请日：2022-06-17
申请人： 飞腾信息技术有限公司
IPC分类号： G06F30/394 , G06F30/3312 , G06F115/06
摘要： 本申请提供一种基于金属线的时序修复方法、设备及介质，涉及芯片技术领域。该方法包括：获取目标集成电路的时序违反关键路径，目标集成电路包括多个逻辑单元，时序违反关键路径上包括至少一条金属线路径；确定时序违反关键路径上各金属线的线延时以及各金属线所在的金属层；根据时序违反关键路径上各金属线的线延时，更新至少一条目标金属线所在的金属层，以使更新后的时序违反关键路径符合预设修复要求，应用本申请实施例，可以从金属线的角度对时序违反关键路径进行时序修复，相较于现有技术，可以提高时序修复能力。
-
公开(公告)号：CN114896937A
公开(公告)日：2022-08-12
申请号：CN202210569376.9
申请日：2022-05-24
申请人： 广东工业大学
IPC分类号： G06F30/392 , G06F30/398 , G06F30/27 , G06F115/06
摘要： 本发明公开了一种基于强化学习的集成电路布局优化方法，包括：确定集成电路的布局区域、各宏单元和标准单元的信息和设计规则；根据布局区域和宏单元的信息，通过强化学习返回布局策略；根据返回的布局策略对所有宏单元进行布局；根据宏单元的布局结合基于电场能的布局方法对所有标准单元进行全局布局；根据得到的全局布局，利用总体布线器进行总体布线；判断强化学习的目标函数是否满足设计目标；不满足设计目标时，更新强化学习的网络参数。本发明在合理的时间内有效处理规模达几万至几百万个单元的布局问题，为超大规模芯片自动布局提供理论依据与解决方案。
-
公开(公告)号：CN114282474B
公开(公告)日：2022-08-09
申请号：CN202111354448.X
申请日：2021-11-16
申请人： 山东芯慧微电子科技有限公司
IPC分类号： G06F30/347 , G06F30/394 , G06F115/06
摘要： 本发明涉及一种FPGA布线资源数据压缩办法，包括：定义对象、定义数组、通过键值对查找等步骤。本发明提供的FPGA布线资源数据压缩办法，以Type信息为索引，查找Wire信息；这样可大幅减少内存的占用。内存占用随FPGA规模的增长也会显著变缓。
-
-
-
-
-
-
-
-
-
搜索结果
303 条记录 (耗时 0.021 秒)
