-
公开(公告)号：CN110795385B
公开(公告)日：2023-11-03
申请号：CN201911035169.X
申请日：2019-10-29
Applicant: 飞腾信息技术有限公司
Abstract: 本发明提供了一种片上系统的可信核与计算核核资源分配方法及装置，其中，片上系统内有多个核，该多个核包括TEE侧的可信核和REE侧的计算核，核资源分配方法包括：检测所述片上系统内所有计算核的安全服务请求数量是否满足预设的资源动态分配条件；当所述片上系统内所有计算核的安全服务请求数量满足预设的资源动态分配条件时，将所述片上系统内所有计算核中的一部分计算核切换为可信核。本发明能在满足片上系统安全需求的情况下，根据实际计算需求动态分配核资源，提高片上系统的灵活性。
-
公开(公告)号：CN117348800A
公开(公告)日：2024-01-05
申请号：CN202311245009.4
申请日：2023-09-25
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提出一种数据存储方法、存储系统、微处理器及计算机设备，所述方法应用于存储系统，所述存储系统包括静态随机存取存储器和存储控制器，所述静态随机存取存储器中设置有多个存储单元，所述方法包括：所述存储控制器根据待存储数据所需的存储空间，从所述多个存储单元中选择多个目标存储单元进行拼接，得到拼接存储单元，所述拼接存储单元的存储空间不小于所述待存储数据所需的存储空间；所述存储控制器将所述待存储数据存储至所述拼接存储单元。上述方案可以提高对静态随机存取存储器中存储单元的利用率，以及提高静态随机存取存储器的数据写入效率。
-
公开(公告)号：CN117009185A
公开(公告)日：2023-11-07
申请号：CN202311181988.1
申请日：2023-09-14
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提供一种总线监测方法、装置、片上系统及设备，应用于计算机技术领域，该方法应用于包括控制单元和总线监测单元的片上系统，控制单元输出选通指令，总线监测单元根据选通指令在多路总线中确定监测的一路目标总线并获取目标总线的目标总线信号，本方法只对多路总线中的一路目标总线进行监测，与现有技术中对芯片内部多路总线的所有总线信息进行监测的方法相比，可以有效降低总线信息的数据量，进而降低总线监测的逻辑开销以及总线监测单元的功耗，进而满足实际的总线监测需求。
-
公开(公告)号：CN116991651A
公开(公告)日：2023-11-03
申请号：CN202311265052.7
申请日：2023-09-28
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提供一种错误注入方法、片上系统、计算机设备及存储介质，应用于计算机技术领域，本方法应用于片上系统中的功能模块，功能模块首先获取能够引起目标错误的目标数据，然后基于目标数据检测目标错误，并上报目标错误，由此可见，与现有技术相比，本方法并未直接在错误上报路径中注入错误，而是注入能够引起目标错误的目标数据进而检测并上报目标错误，在错误上报路径的源头实现错误注入，使得注入错误的上报路径，与真实情况下的错误上报路径一致，进而实现对RAS机制的充分验证，提高验证结果的可靠性和准确性。
-
公开(公告)号：CN116938451A
公开(公告)日：2023-10-24
申请号：CN202311181978.8
申请日：2023-09-14
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提供一种密码运算方法、装置、片上系统及设备，应用于计算机技术领域，该方法应用于片上系统，该片上系统包括依次相连的控制单元、总线监测单元和密码运算单元，控制单元输出监测使能指令，总线监测单元响应于监测使能指令解析目标总线信号得到总线请求，提取总线请求中的目标总线信息，在按照预设追踪条件提取目标总线信息中的目标数据后，将目标数据发送至密码运算单元，以触发密码运算单元执行密码运算，本方法中，由于只对多路总线中的一路目标总线进行监测，并且只提取总线请求的目标总线信息中的目标数据用于密码运算，与现有技术相比，密码运算过程所需处理的总线信息的数据量大大降低，有助于提高密码运算的处理效率。
-
Patent Agency Ranking
公开(公告)号：CN116932272A
公开(公告)日：2023-10-24
申请号：CN202311181976.9
申请日：2023-09-14
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提出一种错误上报方法及微处理器，所述方法应用于微处理器，所述微处理器包括功能模块、错误上报器和MCU，所述功能模块与所述错误上报器相连，所述错误上报器与所述MCU相连，所述功能模块包括用于实现特定的处理器功能的硬件模块，所述方法包括：所述MCU接收所述错误上报器发送的错误上报消息，其中，所述错误上报消息为所述错误上报器在接收到所述功能模块发送的错误信号的情况下生成的；所述MCU在检测到所述错误上报消息在设定时长内没有被处理的情况下，控制所述功能模块复位。采用该方法能够在功能模块与处理器核之间的错误上报通路发生异常的情况下，及时对功能模块错误进行修复。
-
公开(公告)号：CN120011125A
公开(公告)日：2025-05-16
申请号：CN202510148588.3
申请日：2025-02-10
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提供一种错误处理方法、相关设备及存储介质，应用于计算机技术领域，该方法应用于片上系统，该片上系统包括片上网络以及与片上网络相连的处理器、错误上报单元、总线监听模块以及至少一个功能单元，错误上报单元根据发生待处理错误的异常功能单元提供的错误信息触发第一中断信号，总线监听模块响应于第一中断信号，获取待处理错误的目标错误标识，并基于错误标识与预设指令序列之间的预设映射关系，确定目标错误标识对应的目标指令序列，总线监听模块向异常功能单元发送目标指令序列，通过目标指令序列处理该待处理错误，整个错误处理过程不需要处理器参与，可以有效释放处理器资源，提高处理器以及整个片上系统的运行性能。
-
公开(公告)号：CN117076182B
公开(公告)日：2024-01-19
申请号：CN202311265049.5
申请日：2023-09-28
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提供一种错误上报方法、片上系统、计算机设备及存储介质，应用于计算机技术领域，该方法应用于片上系统，该片上系统包括功能模块、错误上报器、中断控制器以及处理器，功能模块基于能够引起目标错误的目标数据进行错误检测后输出目标错误，错误上报器获取该目标错误后，根据目标错误的上报优先级确定上报目标并将目标错误上报至该上报目标，其中，上报目标包括处理器或所中断控制器，本方法通过注入能够引起目标错误的目标数据进而检测并上报目标错误至处理器，能够对RAS机制中错误检测、上报以及处理的完整路径进行有效验证，确保RAS机制满足实际应用需求。
-
公开(公告)号：CN117253526A
公开(公告)日：2023-12-19
申请号：CN202311310987.2
申请日：2023-10-11
Applicant: 飞腾信息技术有限公司
Abstract: 本说明书实施例提供了一种用于存储器的测试方法、装置、计算设备及存储介质，其中，所述用于存储器的测试方法通过内存控制器控制多个测试单元对各自包括的存储器进行内存自测试，如此有利于释放系统的处理器资源，无需处理器频繁针对各存储器生成测试指令，使得内存控制器可以针对多个测试单元进行内存自测试，有利于提升测试效率。
-
公开(公告)号：CN116909801A
公开(公告)日：2023-10-20
申请号：CN202311181980.5
申请日：2023-09-14
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提出一种错误上报方法、微处理器及计算机设备，所述方法应用于微处理器，所述微处理器包括功能模块、处理器核和错误上报器，所述功能模块与所述错误上报器相连，所述错误上报器与所述处理器核相连，所述功能模块包括用于实现特定的处理器功能的硬件模块，所述方法包括：所述错误上报器在接收到所述功能模块发送的错误信号的情况下，向所述处理器核发送错误上报消息，所述错误上报消息用于表示有功能模块发生了错误。该方法能够使处理器核及时获知功能模块发生了错误，从而可以及时对功能模块错误进行修复。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.035 seconds)
