公开(公告)号：CN108899313A

公开(公告)日：2018-11-27

申请号：CN201810495782.9

申请日：2018-05-22

Applicant: 湖南大学

Inventor： 陈卓俊 ,  曾云 ,  彭伟 ,  金湘亮 ,  吴志强

IPC: H01L27/02 ,  H01L29/06

Abstract: 本发明提供一种静电保护器件，包括衬底、在所述衬底内设有深N阱，在深N阱内从左到右依次设有第一P阱、第一N阱以及第二P阱，第一P阱内从左到右依次设有第一P+注入区、第一N+注入区以及第二N+注入区，第二P阱内从左到右依次设有第三N+注入区、第四N+注入区以及第四P+注入区，第二P+注入区跨接在第一P阱与第一N阱之间，第三P+注入区跨接在第一N阱与第二P阱之间，第一P+注入区以及第一N+注入区均与阳极连接，第四P+注入区以及第四N+注入区均与阴极连接。本发明提出的静电保护器件，可提高维持电压，降低触发电压，提高器件的ESD鲁棒性。

公开(公告)号：CN108807373A

公开(公告)日：2018-11-13

申请号：CN201810661331.8

申请日：2018-06-25

Applicant: 湖南大学

Inventor： 陈卓俊 ,  曾云 ,  彭伟 ,  金湘亮 ,  吴志强 ,  张云

IPC: H01L27/02

CPC classification number: H01L27/0262

Abstract: 本发明提供一种静电保护器件，包括衬底，衬底上设有深N阱，深N阱内设有P阱和N阱，P阱内设有第一P+注入区、第一N‑base注入层和第一N+注入区，N阱内设有第二N‑base注入层、第二N+注入区和第二P+注入区；第一P+注入区、第一N+注入区与阴极相连；第二N+注入区、第二P+注入区与阳极相连；第一P+注入区与第一N+注入区之间设有第一薄栅氧化层，第一薄栅氧化层上覆盖有第一多晶硅栅，第二N+注入区与第二P+注入区之间设有第二薄栅氧化层，第二薄栅氧化层上覆盖有第二多晶硅栅；第二N‑base注入层跨接在P阱和N阱之间，第一N‑base注入层位于第一N+注入区的下方。本发明能够解决触发电压高、抗总剂量能力弱的问题。

公开(公告)号：CN108766964A

公开(公告)日：2018-11-06

申请号：CN201810482780.6

申请日：2018-05-18

Applicant: 湖南大学

Inventor： 陈卓俊 ,  曾云 ,  彭伟 ,  金湘亮 ,  张云 ,  吴志强

IPC: H01L27/02

CPC classification number: H01L27/0262 ,  H01L27/0296

Abstract: 本发明提供一种LDMOS静电保护器件，包括衬底，衬底上设有深N阱，深N阱内从左到右依次设有第一P阱、第三N+注入区、第三P+注入区和第四N+注入区，第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区和第二P+注入区；第二N+注入区和第二P+注入区互相连接；第一P+注入区、第一N+注入区连接阴极；第三P+注入区、第四N+注入区连接阳极，第三P+注入区、深N阱、第一P阱构成第一PNP型晶体管；深N阱、第一P阱、第一N+注入区构成第一NPN型晶体管；第二N+注入区、第一P阱、第一N+注入区构成第二NPN型晶体管。本发明能够在不牺牲SCR结构较强泄放电流能力的同时提高维持电压，避免LDMOS器件发生闩锁，维持鲁棒性。