-
公开(公告)号：CN109671618A
公开(公告)日：2019-04-23
申请号：CN201811347767.6
申请日：2018-11-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/04 , H01L21/265 , H01L21/425
Abstract: 本发明涉及一种高平坦度异质集成薄膜结构的制备方法，包括提供具有注入面的单晶晶片；从注入面向单晶晶片进行离子注入形成注入缺陷层，该注入缺陷层的上方形成单晶薄膜；将注入面与支撑衬底直接键合，得到包括单晶晶片和支撑衬底的第一复合结构；对第一复合结构进行退火处理，使得第一复合结构沿着注入缺陷层剥离，得到包括损伤层、单晶薄膜和支撑衬底的第二复合结构；通过离子束对第二复合结构进行表面处理以除去损伤层并进行抛光，得到包括单晶薄膜和支撑衬底的高平坦度异质集成薄膜结构。本发明的制备方法得到的集成薄膜结构不存在晶格失配的问题，单晶薄膜致密而具有高的质量，同时解决了异质集成薄膜结构的表面粗糙度难以处理的问题。
-
公开(公告)号：CN104750922B
公开(公告)日：2019-01-11
申请号：CN201510136732.8
申请日：2015-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SOI四端口网络及其系统，包括：第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。通过SOI四端口网络，可以采用共源、共栅以及共漏电路中任意一种结构进行建模，各个端口根据需要进行电压设置。传统的两端口网络体电极只能接地，本发明的四端口网络体电极可以通过设置，获得不同体电压下的射频特性及噪声特性，使建模过程更加灵活。
-
公开(公告)号：CN108875105A
公开(公告)日：2018-11-23
申请号：CN201710338860.X
申请日：2017-05-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SOI晶体管四端口网络射频模型参数提取方法，包括以下步骤：1）依据YGG提取栅电阻Rg及栅电容Cgg；2）依据YGS提取栅源电容Cgs，并依据YGD提取栅漏电容Cgd；3）依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd；4）依据YBS提取源体二极管结电容Csb，并依据YBD提取漏体二极管结电容Cdb；5）依据YBB提取体电阻Rb；6）依据漏区埋氧层与衬底的Y参数提取衬底电阻；7）依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容；8）依据ZCdbox提取漏区埋氧层电容；9）依据源区埋氧层与衬底的Y参数及YSS提取源区埋氧层电容。本发明通可以利用Y参数或Z参数直接对所述SOI晶体管四端口网络射频模型参数进行提取。
-
公开(公告)号：CN105895801B
公开(公告)日：2018-09-25
申请号：CN201610527906.8
申请日：2016-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种利用离子注入剥离技术制备单晶氧化物阻变存储器的方法，包括以下步骤：1）提供氧化物单晶衬底；2）自注入面向所述氧化物单晶衬底内进行离子注入，而后在注入面形成下电极；或在注入面形成下电极，而后自注入面向氧化物单晶衬底内进行离子注入；3）提供支撑衬底，将步骤2）得到的结构与支撑衬底键合；4）沿缺陷层剥离部分氧化物单晶衬底，以得到氧化物单晶薄膜，并使得到的氧化物单晶薄膜及下电极转移至支撑衬底上；5）在氧化物单晶薄膜表面形成上电极。本发明有效地降低了剥离及转移薄膜所需的离子总注入剂量，进而缩短了制备周期，节约了生产成本；同时，使用该方法还可以解决部分材料使用单一离子注入无法实现剥离的问题。
-
公开(公告)号：CN108493334A
公开(公告)日：2018-09-04
申请号：CN201810215518.5
申请日：2018-03-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/312
Abstract: 本发明提供一种薄膜异质结构的制备方法，包括步骤：提供晶圆衬底，具有注入面；自注入面对晶圆衬底进行离子注入，于晶圆衬底内的预设深度处形成注入缺陷层；提供支撑衬底，将支撑衬底及晶圆衬底进行升温键合；对得到的结构进行退火处理，形成连续缺陷层；将得到的结构降至预设温度，以基于降温产生的反向热应力沿连续缺陷层剥离部分晶圆衬底，得到包括支撑衬底及晶圆薄膜的薄膜异质结构，预设温度低于键合温度。本发明通过升温键合的方式，可以降低键合结构的热应变，使得键合结构在高温工艺中保持稳定完整，有效避免了剥离过程中由于热失配引起的裂片问题，本发明还通过反向热应力辅助的方法使键合结构在连续缺陷层分开而对键合界面无影响。
-
Patent Agency Ranking
公开(公告)号：CN108493326A
公开(公告)日：2018-09-04
申请号：CN201810311806.0
申请日：2018-04-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/047 , H01L41/09 , H01L41/253 , H01L41/29 , H01L41/312 , H03H3/02 , H03H9/17
CPC classification number: H01L41/29 , H01L41/047 , H01L41/0986 , H01L41/253 , H01L41/312 , H03H3/02 , H03H9/171 , H03H2003/023
Abstract: 本发明提供一种基于单晶压电薄膜的声波谐振器及其制备方法，包括：1）提供单晶压电衬底；2）自注入面向单晶压电衬底内进行离子注入后于注入面形成图形化下电极，或在注入面形成均匀下电极，自均匀下电极面向单晶压电衬底内进行离子注入后将均匀下电极图形化形成图形化下电极；3）在图形化下电极面形成预设厚度的第一低声阻材料层；4）提供表面设有预设厚度的第二低声阻材料层的支撑衬底，将步骤3）得到的结构与支撑衬底键合；5）沿缺陷层剥离部分单晶压电衬底，以得到单晶压电薄膜；6）在单晶压电薄膜远离支撑衬底的表面形成图形化上电极。本发明避免了空气腔谐振结构，机械性能稳定，保持极大的机电耦合系数，可以提高滤波器的工作带宽。
-
公开(公告)号：CN108153001A
公开(公告)日：2018-06-12
申请号：CN201611103311.6
申请日：2016-12-05
Applicant: 上海新微科技服务有限公司 , 中国科学院上海微系统与信息技术研究所 , 中科院南通光电工程中心
IPC: G02F1/05
Abstract: 本发明提供一种大带宽硅基光调制器，包括：基底及其上的绝缘层；n型掺杂硅层，位于所述绝缘层之上；p型掺杂硅层，位于所述n型掺杂硅层之上；铁电薄膜，位于所述p型掺杂硅层之上；其中，所述n型掺杂硅层接地，所述p型掺杂硅层接控制信号，所述铁电薄膜接控制信号。本发明有效的将铁电薄膜与普通的硅基光调制器集成在一起，利用铁电薄膜极化时的场强，大幅度提升了光调制器中载流子浓度的变化范围及灵敏度，从而提升了光调制器的调制带宽。本发明可直接用于硅基光调制器，也可以用于马赫-曾德尔型光调制器的两臂，后者可以进一步增大调制器的调制宽度。本发明结构简单，控制方便，工艺与CMOS兼容，很适合工业推广。
-
公开(公告)号：CN104730643B
公开(公告)日：2018-04-17
申请号：CN201510173591.7
申请日：2015-04-13
Applicant: 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
IPC: G02B6/27
Abstract: 本发明提供一种具有偏振不敏感特性的90°相移光混合器及其设计方法，其中，所述设计方法至少包括：将所述多模干涉耦合器中的多模区设计为矩形波导，确定所述多模区的尺寸，其方法如下：分析计算所述多模区各阶模的有效折射率，以得到横电波TE模式和横磁波TM模式的拍长差及其与所述多模区的宽度、厚度的对应关系图；预先选定所述多模区所需的厚度，在所述横电波TE模式和横磁波TM模式的拍长差为零的条件下，根据所述对应关系图确定所述多模区所需的宽度和长度，以使所述多模干涉耦合器工作时能够具有偏振不敏感特性。本发明的设计方法，通过最佳化的设计器件各个尺寸，实现偏振不敏感特性的90°相移光混合器。
-
公开(公告)号：CN107516659A
公开(公告)日：2017-12-26
申请号：CN201610435817.0
申请日：2016-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/11 , H01L21/8239 , H01L27/1104 , H01L2027/11857 , H01L2924/1437
Abstract: 本发明提供一种基于SOI的双端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四、第五及第六NMOS晶体管组成。本发明中，组成第一、第二反相器的四个晶体管的栅区两端均呈“L”型弯折，体接触区与体区接触，并包围源区的纵向两端及底部。本发明可以在牺牲较小单元面积的情况下，全面抑制总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电，并且可以保证晶体管源区的有效宽度，不会损失晶体管的驱动能力。并且本发明在有效抑制总剂量效应的同时，还可以抑制晶体管的浮体效应。本发明的制作方法具有制造工艺简单、与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN107195534A
公开(公告)日：2017-09-22
申请号：CN201710371220.9
申请日：2017-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/683 , H01L29/04 , H01L29/06
CPC classification number: H01L21/6835 , H01L21/02381 , H01L21/02433 , H01L21/02546 , H01L29/045 , H01L29/0684 , H01L2221/68377
Abstract: 本发明提供一种Ge复合衬底、衬底外延结构及其制备方法，所述Ge复合衬底的制备方法包括：提供Ge衬底，且所述Ge衬底具有注入面，其中，所述Ge衬底为具有斜切角度的Ge衬底；于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层；提供支撑衬底，将所述Ge衬底与所述支撑衬底键合；沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底。通过上述方案，解决了在Si基衬底上直接生长III‑V族外延层困难、在Ge衬底上外延生长III‑V族外延层反相畴难抑制以及Ge与Si基材料等集成难的问题。
-
-
-
-
-
-
-
-
-
Search Results
481
records
(took 0.077 seconds)
