公开(公告)号：CN101465370B

公开(公告)日：2010-08-18

申请号：CN200810185653.6

申请日：2008-12-17

Applicant: 株式会社电装

Inventor： 利田祐麻 ,  榊原纯 ,  山口仁

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0634 ,  H01L29/66734

Abstract: 一种半导体器件，包括：第一半导体层(1)；具有第一和第二柱层(11a-18a，11b-18b)的PN柱层(11-18)；以及第二半导体层(3)。第一和第二柱层中的每一个都包括沿水平方向交替设置的第一和第二柱(21n，21p)。第一和第二柱层分别具有通过在预定深度从第一柱中的杂质量减去第二柱中的杂质量定义的第一和第二杂质量差异。第一杂质量差异为恒定的正值。第二杂质量差异为恒定的负值。

公开(公告)号：CN101330100A

公开(公告)日：2008-12-24

申请号：CN200810144118.6

申请日：2006-05-17

Applicant: 株式会社上睦可 ,  株式会社电装

Inventor： 野上彰二 ,  山冈智则 ,  山内庄一 ,  山口仁

IPC: H01L29/06 ,  H01L21/02 ,  H01L21/329

CPC classification number: H01L29/861 ,  H01L29/0634 ,  H01L29/6609

Abstract: 本发明涉及半导体衬底及其制造方法。为了在半导体衬底上形成超级结结构后抑制电荷平衡的恶化和维持良好的耐压特性，在衬底主体的表面上以预定间隔分别形成多个柱状第一外延层(11)，并在该多个第一外延层之间的沟槽中分别形成多个第二外延层(12)。平行于衬底主体的表面的表面中的第一外延层中所包括的掺杂剂的浓度分布被配置为与平行于衬底主体的表面的表面中的第二外延层中所包括的掺杂剂的浓度分布相匹配。