-
公开(公告)号：CN101236783A
公开(公告)日：2008-08-06
申请号：CN200710154266.1
申请日：2007-09-17
Applicant: 株式会社东芝
IPC: G11C16/06
CPC classification number: G11C16/3418 , G11C16/3431
Abstract: 一种半导体存储器件，包括：包含多个存储单元晶体管的存储单元阵列；指定存储单元的X轴的位置的X译码器；指定与X轴相交叉的Y轴的位置的Y译码器；利用X译码器与Y译码器、集中地控制存储单元晶体管的读出、写入以及擦除的控制器；在没有电源地经过了预定的有效期后、产生输出信号的半导体时间开关；以及接收来自半导体时间开关的输出信号，并向控制器提供指令以将存储在存储单元阵列中的一个区域中的信息传输到其另一个区域从而刷新该信息的刷新触发器电路。
-
公开(公告)号：CN101127367A
公开(公告)日：2008-02-20
申请号：CN200710141064.3
申请日：2007-08-16
Applicant: 株式会社东芝
Inventor： 渡边浩志
IPC: H01L29/788 , H01L29/49 , H01L27/115
CPC classification number: H01L29/4925 , H01L21/28273 , H01L27/115 , H01L29/42324
Abstract: 一种包含存储单元的非易失性半导体存储器，该存储单元包括：半导体衬底、在半导体衬底上的第一绝缘层、在第一绝缘层上的浮栅、在浮栅上的第二绝缘层、和在第二绝缘层上的控制栅电极，其中，浮栅包括与第一绝缘层相接触的第一导电层、与第二绝缘层相接触的第二导电层、和在第一与第二导电层之间的半导体层，且第一与第二导电层中的每个为金属层或硅化物层。
-
公开(公告)号：CN1801393A
公开(公告)日：2006-07-12
申请号：CN200510119499.9
申请日：2003-07-08
Applicant: 株式会社东芝
CPC classification number: H01L29/7883 , G01R31/2642 , G06F9/3802 , G06F2221/2137 , G06K19/0723 , G06K19/073 , G06K19/07372 , G06Q20/341 , G07C9/00111 , G07C2009/00976 , G07F7/082 , G07F7/084 , G07F7/1008 , G11C16/14 , G11C16/349 , H01L21/28273 , H01L27/115 , H01L27/11558 , H01L29/42324 , H01L29/66825
Abstract: 一种半导体集成电路，包括：把在切断了电源的状态下产生经时变化、在读出时读出的输出信号与时间一起变化的多个经时变化器件(181、301、351、411)并联而成的经时变化电路(181c、301c、351c、411c)；以及将所述经时变化电路的所述输出信号与参考信号(I0)进行比较的读出电路(355、412)。
-
公开(公告)号：CN101431079B
公开(公告)日：2010-10-06
申请号：CN200810178672.6
申请日：2007-02-01
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L23/522 , H01L21/8247 , H01L21/768
CPC classification number: H01L27/115 , H01L27/11556 , H01L27/11568
Abstract: 本发明提供一种非易失性半导体存储器件，包括：半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。
-
Patent Agency Ranking
公开(公告)号：CN101431079A
公开(公告)日：2009-05-13
申请号：CN200810178672.6
申请日：2007-02-01
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L23/522 , H01L21/8247 , H01L21/768
CPC classification number: H01L27/115 , H01L27/11556 , H01L27/11568
Abstract: 本发明提供一种非易失性半导体存储器件，包括：半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。
-
公开(公告)号：CN101257025A
公开(公告)日：2008-09-03
申请号：CN200710169178.9
申请日：2007-11-07
Applicant: 株式会社东芝
Inventor： 渡边浩志
IPC: H01L27/115 , H01L29/788 , H01L29/423 , H01L29/06 , H01L21/8247 , H01L21/762 , H01L21/336 , H01L21/28
CPC classification number: H01L27/115 , H01L27/11519 , H01L27/11521
Abstract: 本发明涉及一种非易失性半导体存储器及其制造方法，该存储器包括在有源区(AA)的侧面中有凹进部分的元件形成区，使得在沿着STI的相邻方向的截面中在AA的上表面之下的部分的宽度小于AA的上表面的宽度；位于AA上的第一栅极绝缘膜；位于第一栅极绝缘膜上的浮置栅极；位于所述浮置栅极的上表面和侧表面上的第二栅极绝缘膜；以及隔着所述第二栅极绝缘膜位于所述浮置栅极的上表面和所述侧表面上的控制栅极，其中在沿着STI的相邻方向的截面中所述浮置栅极的上侧的宽度小于其下侧的宽度。
-
公开(公告)号：CN101207158A
公开(公告)日：2008-06-25
申请号：CN200710161104.0
申请日：2007-12-18
Applicant: 株式会社东芝
IPC: H01L29/792 , H01L27/12 , H01L21/336 , H01L21/84
CPC classification number: H01L27/11521 , H01L21/28273 , H01L21/84 , H01L27/115 , H01L27/1203 , H01L29/456 , H01L29/66825 , H01L29/78621 , H01L29/78627 , H01L29/7881
Abstract: 一种非易失性半导体存储装置包括：衬底；在衬底上形成的第一绝缘层；在第一绝缘层上由多晶硅形成的半导体层；在第一绝缘层上形成以穿过半导体层并夹住半导体层的一部分并且由金属或硅化物形成的一对导体区域；在夹在一对导体区域之间的半导体层的所述一部分上形成的隧道层；在隧道层上形成的电荷存储层；在电荷存储层上形成的第二绝缘层；和在第二绝缘层上形成的控制栅极。
-
公开(公告)号：CN1913037A
公开(公告)日：2007-02-14
申请号：CN200610109186.X
申请日：2006-08-07
Applicant: 株式会社东芝
CPC classification number: G11C16/3418 , G11C13/0033 , G11C13/0069 , G11C16/30 , G11C16/3431
Abstract: 根据本发明的一个方面的一种数据记录装置，包括：存储芯片中的存储单元阵列；执行存储单元阵列的数据更新的更新电路；在短于数据保持时间的时间间隔，执行更新并管理数据保持时间的更新控制电路；以及在数据记录装置从外部装置中被移除的状态下，向更新电路和更新控制电路供给电源电势的内部电源。
-
公开(公告)号：CN1278419C
公开(公告)日：2006-10-04
申请号：CN03145379.1
申请日：2003-07-08
Applicant: 株式会社东芝
CPC classification number: H01L29/7883 , G01R31/2642 , G06F9/3802 , G06F2221/2137 , G06K19/0723 , G06K19/073 , G06K19/07372 , G06Q20/341 , G07C9/00111 , G07C2009/00976 , G07F7/082 , G07F7/084 , G07F7/1008 , G11C16/14 , G11C16/349 , H01L21/28273 , H01L27/115 , H01L27/11558 , H01L29/42324 , H01L29/66825
Abstract: 一种半导体集成电路，具有带有效期限的功能利用装置，所述半导体装置包括：第一功能块；第二功能块；连接在第一和第二功能块之间、能利用通过它们相互访问而产生的所需功能的信号线；和由在半导体层内分开形成的源区和漏区及在其间的沟道区域上绝缘形成的栅电极构成的半导体时限开关，其中，把所述源、漏区作为开关的两个连接端插入或连接在信号线上；在半导体时限开关与电源连接的时间内，通过预先向栅电极供给电荷来使所述源、漏区间变为导通或非导通状态；在所述半导体时限开关从电源断开经过规定时间后，所述电荷随时间的经过从所述栅电极放出，在不供电的情况下使所述第一和第二功能块间的相互访问成为不可能、或在不供电的情况下使所述第一和第二功能块间的相互访问实质上成为可能。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.049 seconds)
