放大电路
    21.
    发明公开

    公开(公告)号:CN1427544A

    公开(公告)日:2003-07-02

    申请号:CN02156091.9

    申请日:2002-12-16

    Inventor: 河合贤 小岛诚

    CPC classification number: H02M3/073 H02M2003/075

    Abstract: 一种放大电路,用于不挥发性半导体存储器或集成电路。它即像是在使用低电压电源而使放大时钟信号的振幅变小时,也确保正常的放大操作而维持电流的供应能力。在放大元件14内配置电压复原电路4,它从设置在放大电路14上的复原端子R接收栅极电压复原信号。该复原信号,放大电压从高电压向低电压骤然变迁的时候,或者是电源瞬时停止后再起动时被激活。电压复原电路4,在上述栅极电压复原信号处于激活状态时,将电荷传送晶体管M1的栅极端子接地,将电荷传送晶体管M1的栅极电位Vg复原到接地电位Vss。因此,即使是开关晶体管M2常处于切断状态,可防止电荷传送晶体管M1栅极上高电压残存的原因的放大操作的不适合。

    电阻变化型非易失性元件的写入方法及存储装置

    公开(公告)号:CN102822901B

    公开(公告)日:2014-09-24

    申请号:CN201280000807.4

    申请日:2012-03-22

    Abstract: 本发明的电阻变化型非易失性存储元件的写入方法是通过对包括电阻变化元件的存储器单元施加电压脉冲而使电阻变化元件根据所施加的电压脉冲的极性在第1电阻状态与第2电阻状态之间可逆地变化的写入方法,包括第1电阻状态化步骤,该第1电阻状态化步骤包括:在使电阻变化元件从第2电阻状态向第1电阻状态变化时,对电阻变化元件施加电压绝对值比第2电压脉冲(VL)小且极性不同于第1电压脉冲(VH)的第1电阻化预电压脉冲(VLpr)的第1步骤;以及之后施加第1电压脉冲(VH)的第2步骤。

    交叉点型非易失性存储装置及其成形方法

    公开(公告)号:CN103339682A

    公开(公告)日:2013-10-02

    申请号:CN201280007370.7

    申请日:2012-11-13

    Abstract: 读出放大器电路(7)具有潜行电流补偿用负载电流供给部(8),对由列选择电路(6)所选择的位线(4)选择性地切换电流量不同的负载电流并供给,在流入列选择电路(6)所选择的位线(4)的电流量比标准电流量多的情况下,输出‘L’电平,在比标准电流量少的情况下,输出‘H’电平。控制电路(18)在选择了规定的存储器单元(2)的状态下,在对规定的存储器单元(2)施加成形之前,按照如下方式控制写入电路(15):将负载电流的电流量调整为使读出放大器电路(7)的输出为‘H’电平的规定的电流量之后,供给规定的电流量的负载电流,并且对规定的存储器单元(2)施加成形脉冲直到读出放大器电路(7)的输出变为‘L’电平为止。

    非易失性半导体存储器
    29.
    发明公开

    公开(公告)号:CN1677572A

    公开(公告)日:2005-10-05

    申请号:CN200510060072.6

    申请日:2005-03-31

    CPC classification number: G11C8/08 G11C16/10 G11C16/30 G11C16/3454 G11C16/3459

    Abstract: 构成电压变换开关电路(17)的多个开关供给有多种电压,且被设置成与多个行解码器(2)相对应,以便于每一开关可以分别选择该多种电压中的任意一种并将其输出到相应的行解码器(2)。电压升压电路(7,8)通过升压电源电压来产生该多种电压。调整器电路(9)降低由电压升压电路(7,8)产生的多种电压中的至少一种以稳定电压值,并将最终的电压输出到每一开关。每一行解码器(2)通过利用从相应的开关输出的电压来选择存储单元。因此,能够减少编程/程序校验操作所需的时间同时减小功耗。

Patent Agency Ranking