-
公开(公告)号：CN110662368A
公开(公告)日：2020-01-07
申请号：CN201910861700.2
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种面向高速正交中板的哑铃结构通孔设计方法，涉及PCB设计技术领域，该方法包括以下步骤：S1：获取高速正交中板信号过孔加工位置；S2：从高速正交中板两侧分别使用粗钻头钻出粗直径孔；S3：在粗直径孔中央将两粗直径孔钻通连接孔；S4：在孔径内侧进行镀铜。本发明一种面向高速正交中板的哑铃结构通孔设计方法可以提高高速正交中板上信号过孔的阻抗，使过孔阻抗与传输通道典型阻抗匹配，降低正交互连通道信号反射，达到提高正交互连通道信号完整性的目的，信号传输质量高，信号传输可靠性强。
-
公开(公告)号：CN103035279B
公开(公告)日：2015-07-08
申请号：CN201110302022.X
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构，所述形成方法包括确定第一类传输线和第二类传输线的本征参数；基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数；基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数；根据第一等效参数确定第一类传输线在第一负载下的目标延迟；调整第二等效参数至第三等效参数，以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配；分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线，基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
-
公开(公告)号：CN102053650B
公开(公告)日：2013-09-18
申请号：CN200910198571.X
申请日：2009-11-06
Applicant: 无锡江南计算技术研究所
Abstract: 一种背板信号线布线方法和一种背板系统，其中，所述背板信号线布线方法包括：根据待传输信号对串扰的敏感程度，将信号线分为第一类信号线与第二类信号线，其中，所述第一类信号线中所传输的信号，相较于所述第二类信号线中所传输的信号，对串扰更为敏感；按照所述信号线的分类，设置印刷电路板中的过孔，并去除部分过孔在部分电路层中的孔分支；依次对所述第一类信号线和第二类信号线进行布线，使所述第一类信号线分布于具有较少孔分支的电路层。本发明有效地利用了背板中的电路层空间，显著地降低孔分支对穿越电路层的信号线所产生的串扰。
-
公开(公告)号：CN103035279A
公开(公告)日：2013-04-10
申请号：CN201110302022.X
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构，所述形成方法包括确定第一类传输线和第二类传输线的本征参数；基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数；基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数；根据第一等效参数确定第一类传输线在第一负载下的目标延迟；调整第二等效参数至第三等效参数，以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配；分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线，基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
-
公开(公告)号：CN102882777A
公开(公告)日：2013-01-16
申请号：CN201210369489.0
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: H04L12/70
Abstract: 本发明提供了一种全交叉网络互连组装结构以及全交叉网络互连组装方法。根据本发明的全交叉网络互连组装结构包括：多个节点板、多个网络板以及无源中板；其中，所述多个节点板安装在所述无源中板的第一侧，所述多个网络板安装在所述无源中板的第二侧；而且，所述无源中板用作所述多个节点板与所述多个网络板之间的全交叉网络布线以及电源馈流路径，并且所述无源中板上不放置任何有源器件。所述节点板用于安装计算单元，所述网络板用于安装网络交换芯片。所述多个节点板以相互平行的方式安装在所述无源中板的第一侧。所述多个网络板以相互平行的方式安装在所述无源中板的第二侧。
-
Patent Agency Ranking
公开(公告)号：CN113255286B
公开(公告)日：2022-11-15
申请号：CN202110446999.2
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
IPC: G06F30/398
Abstract: 本发明提供一种孔线阻抗匹配的高速信号反盘设计方法，涉及集成电路设计技术领域，包括以下步骤：S1：获取高速传输链路阻抗范围以及步进值；S2：初始化目标阻抗值为最大阻抗值；S3：搭建目标阻抗值下的差分过孔和差分传输线模型；S4：计算该目标阻抗值下的最优反盘图形设计和差分传输线的总插入损耗值；S5：判断目标阻抗值是否大于最小阻抗值；若是，则将目标阻抗值减小步进值，并返回S3；反则执行S6；S6：对比所有目标阻抗下的总插入损耗值，选取总插入损耗值最小时的高速过孔结构作为反盘最优结构。本发明合理有效，结合工程设计要求和实际工艺能力，综合考虑多维参数，实现高速信号传输线阻抗与孔阻抗整体优化，确定传输线结构和高速过孔反盘设计图形，降低回波损耗，最终有效提升高速信号链路的传输性能。
-
公开(公告)号：CN110677995B
公开(公告)日：2020-12-11
申请号：CN201910859912.7
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: H05K3/00
Abstract: 本发明提供一种高速光电混合互连通道阶梯阻抗设计方法，涉及PCB设计技术领域，该方法包括以下步骤：S1：获取光缆内端接阻抗；S2：获取传输通道阻抗差异阈值；S3：确定芯片端接阻抗；S4：确定电互连通道阻抗；S5：确定光互连通道印制线阻抗。本发明一种高速光电混合互连通道阶梯阻抗设计方法综合光缆端接阻抗、芯片端接阻抗、传输通道印制线阻抗、传输通道反射和损耗，分别优化确定电互连通道和光互连通道阻抗，在传输通道允许的反射范围内，可以有效降低电互连通道损耗，延长电互连通道传输距离。
-
公开(公告)号：CN110717308A
公开(公告)日：2020-01-21
申请号：CN201910864145.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F30/392
Abstract: 本发明提供一种多层级高效率的存储系统可复用设计方法，涉及存储设计技术领域，该方法包括以下步骤：S1：根据ASIC电路访存需求统计，评估存储系统可复用的设计规模；S2：判断是否为芯片研发阶段，若是则将芯片存储部进行对称布局；反之执行S3；S3：判断是否为封装设计阶段，若是则将封装存储部进行对称布局；反之执行S4；S4：判断是否为系统设计阶段，若是则将系统存储部进行对称布局；反之执行S5；S5：通知设计者对ASIC电路进行手动象限布局。本发明一种多层级高效率的存储系统可复用设计方法通过芯片、封装和系统多层级的模块化可复用设计，从多个层级扩大可复用设计范围并统一加速总体设计进度，同时有利于减小未来对SI/PI后仿真分析的需求。
-
公开(公告)号：CN110705202A
公开(公告)日：2020-01-17
申请号：CN201910849366.9
申请日：2019-11-21
Applicant: 无锡江南计算技术研究所
IPC: G06F30/392
Abstract: 本发明公开了一种面向封装和印制板的系统级电源完整性设计方法从DC电源压降与AC频域阻抗两个层次，设计封装电源地多孔连接，采用印制板厚铜箔电源地层对，采用封装级低电感滤波电容与印制板级中高容值滤波电容相结合的分级滤波电容配置方法。本发明提高了封装与印制板载流特性，降低了封装与印制板电源分配系统直流压降，本发明有效降低电源分配系统频域阻抗，同时能够减少印制板级低容值滤波电容数量，节约印制板板面布局布线空间。
-
公开(公告)号：CN110688819A
公开(公告)日：2020-01-14
申请号：CN201910865617.2
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F30/392 , G06F115/12
Abstract: 本发明公开了一种基于Allegro软件的同平面轴对称器件布局复用方法，包括以下步骤：S1、提取需要复用的器件相关布局信息；S2、根据需要镜像复用的目标器件，对S1中提取信息进行修改；S3、在设计文件中导入已修改完成的相关布局文件的布局信息，完成设计操作。本发明能快速实现具有对称拓扑结构的电子器件左右或者上下无差别的布局结构，本发明可实现带有多路存储控制器或其他具有类似对称拓扑结构的电子器件，以主器件为中心左右或者上下同平面轴对称镜像复用。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.044 seconds)
