-
公开(公告)号：CN114496026A
公开(公告)日：2022-05-13
申请号：CN202210081248.X
申请日：2022-01-24
Applicant: 安徽大学 , 合肥市微电子研究院有限公司 , 合肥海图微电子有限公司
IPC: G11C11/413 , G11C8/14 , G11C7/18 , G11C5/14
Abstract: 本发明公开了一种基于极性加固技术的抗辐照SRAM存储电路，包括八个NMOS晶体管和六个PMOS晶体管，PMOS晶体管P3和P4交叉耦合，NMOS晶体管N3、N4和PMOS晶体管P1、P2作为上拉管，NMOS晶体管N1、N2、N5、N6作为下拉管；两个主存储节点Q与QN通过NMOS晶体管N8与N7分别与位线BL和BLB相连，两个冗余存储节点S1与S0通过PMOS晶体管P6与P5分别与位线BL和BLB相连，NMOS晶体管N7、N8由字线WL控制，PMOS晶体管P5、P6由字线WLB控制。上述电路能够提高SRAM存储单元的稳定性，并提高单元抗单粒子翻转能力。
-
公开(公告)号：CN114446350A
公开(公告)日：2022-05-06
申请号：CN202210090221.7
申请日：2022-01-25
Applicant: 安徽大学
IPC: G11C11/414 , G11C11/416
Abstract: 本发明公开了一种用于存内计算的行列布尔运算电路，包括SRAM阵列、行译码单元、读字线控制单元和灵敏放大器SA；SRAM阵列中的每个Bitcell均采用8管SRAM单元；该8管SRAM单元在传统6管SRAM单元基础上增加了可以读出数据的控制端口，即NMOS晶体管N5和NMOS晶体管N6，并且增加了读字线RWL和读位线RBL，从而使本发明不仅能实现列的布尔运算，而且能实现行的布尔运算，还能实现矩阵的转置计算，这大大提高了存内计算的能力。
-
公开(公告)号：CN114446349A
公开(公告)日：2022-05-06
申请号：CN202210081249.4
申请日：2022-01-24
Applicant: 安徽大学 , 合肥海图微电子有限公司 , 合肥市微电子研究院有限公司
IPC: G11C11/413
Abstract: 本发明公开了一种基于极性加固技术的14T抗辐照SRAM存储电路，包括六个NMOS晶体管和八个PMOS晶体管，六个NMOS晶体管依次记为N1～N6，八个PMOS晶体管依次记为P1～P8，PMOS晶体管P3和P4交叉耦合，PMOS晶体管P1、P2作为上拉管，NMOS晶体管N1、N2、N3、N4和PMOS晶体管P5、P6作为下拉管；两个主存储节点Q与QN通过NMOS晶体管N5与N6分别与位线BL和BLB相连，两个冗余存储节点S0与S1通过PMOS晶体管P7与P8分别与位线BL和BLB相连。该电路能够提高存储单元写速度、降低单元功耗，并提高单元抗单粒子翻转SEU能力。
-
公开(公告)号：CN114429774A
公开(公告)日：2022-05-03
申请号：CN202210081246.0
申请日：2022-01-24
Applicant: 安徽大学 , 合肥市微电子研究院有限公司 , 合肥海图微电子有限公司
IPC: G11C11/412 , G11C11/419
Abstract: 本发明公开了一种基于极性加固技术的SRAM存储电路，包括四个PMOS晶体管和十个NMOS晶体管，PMOS晶体管P1、P2作为上拉管，PMOS晶体管P3和P4交叉耦合；NMOS晶体管N3、N4、N5、N6作为下拉管，NMOS晶体管N5和N6交叉耦合；主存储节点Q和QN通过NMOS晶体管N7与N8分别与位线BL和BLB相连，冗余存储节点S0与S1通过NMOS晶体管N9与N10分别与位线BL和BLB相连；位线BL与NMOS晶体管N7与N9的源极电连接，位线BLB与NMOS晶体管N8与N10的源极电连接。利用该结构的存储电路可以提高存储单元写速度、降低单元功耗，并提高单元抗单粒子翻转SEU的能力。
-
公开(公告)号：CN114360509A
公开(公告)日：2022-04-15
申请号：CN202210018132.1
申请日：2022-01-07
Applicant: 安徽大学
Abstract: 本发明公开了一种智能语音识别系统，包括：语音采集模块获取用户的语音，并转换为音频信号传输至数据处理模块；在数据处理模块中，依次对所述音频信号进行加汉明窗处理、快速傅里叶变换和转换频域波形图，并从该频域波形图中提取特征点，传输给后端模块中的数据接收模块；数据计算模块通过数据接收模块接收所述特征点，并计算所述特征点与已训练好的语音库中频域值之间的欧几里得距离进行数据匹配，然后通过数据显示模块显示语音识别的结果。本发明快速简单，操作方便，工作时简单安全，能够有效的防止干扰和误扰，低电压低功耗，响应速度快，大大提高人们的工作效率。
-
Patent Agency Ranking
公开(公告)号：CN113658627A
公开(公告)日：2021-11-16
申请号：CN202110845112.7
申请日：2021-07-26
Applicant: 安徽大学 , 合肥市微电子研究院有限公司
IPC: G11C16/04
Abstract: 本发明公开了一种能区分阻态交叉的10T4R单元电路，包括10个NMOS晶体管；以及4个阻变随机存储器RRAM，分别为RRAM1、RRAM2、RRAM3、RRAM4，RRAM1和RRAM4的摆放方向相同，顶部电极朝左；RRAM2和RRAM3的摆放方向相同，顶部电极朝右；且所述电路采用反向编码方式，具体来说：顶部电极朝左的高阻态代表“0”，低阻态代表“1”；顶部电极朝右的高阻态代表“1”，低阻态代表“0”；通过所采用的反向编码方式和4个RRAM的串并联切换，消除阻态交叉对电路产生的影响，实现“与”、“或”和“异或”的布尔逻辑运算和三态寻址操作，并有效提高计算准确性。
-
公开(公告)号：CN112071343A
公开(公告)日：2020-12-11
申请号：CN202010831388.5
申请日：2020-08-18
Applicant: 安徽大学
IPC: G11C11/413 , G06F7/523
Abstract: 本发明公开了一种在存储器中结合电容实现乘法的SRAM电路结构，通过将被乘数与乘数分别存储在6T SRAM单元与WL内，被乘数的十进制数值由单元的6T SRAM WL开启时间决定，乘数数值的正负由左字线(WL Left，缩写为WLL)开启还是右字线(WL Right，缩写为WLR)开启决定。被乘数的正负由冗余列输出的参考电压决定，乘数的十进制数值分解为二进制按照高位到低位的顺序从左至右存储在同一行的相邻单元中，并通过与复用电容相结合实现高低位权值设置。上述结构能够提升运算速度和效率，并减少数据搬移过程产生的功耗。
-
公开(公告)号：CN111128271A
公开(公告)日：2020-05-08
申请号：CN201911355521.8
申请日：2019-12-25
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/419 , G11C11/418
Abstract: 本发明公开了一种RHPD-12T抗辐照SRAM存储单元电路，包括十个NMOS晶体管和两个PMOS晶体管，内围节点由PMOS晶体管P1和P2交叉耦合，NMOS晶体管N3和N4作为下拉管；外围节点由NMOS晶体管N5和N6交叉耦合，NMOS晶体管N1与N2作为上拉管；外围存储节点S0和S1通过控制NMOS晶体管N3和N4对内围存储节点Q和QB进行加固；内外围的四个存储节点Q、QB、S0、S1通过四个NMOS晶体管N7～N10连接到两条位线BL和BLN，四个NMOS晶体管N7～N10的开启由字线WL控制。该电路能够在牺牲较小单元面积的情况下大幅度提高存储单元的速度，降低存储单元的功耗。
-
公开(公告)号：CN114499372B
公开(公告)日：2025-04-15
申请号：CN202210018095.4
申请日：2022-01-07
Applicant: 安徽大学
Abstract: 本发明公开了一种基于步进电机云台的智能追光系统，包括底部支架、水平步进电机、水平转动支架、竖直步进电机、竖直转动支架、追光模块和控制模块；追光模块包括追光体和光强度传感器；追光体固定在竖直转动支架的顶部；追光体的顶部设有方形盲孔，并且该方形盲孔的四个内壁各设有一组光强度传感器；控制模块获取这四组光强度传感器的光强度数据；当这四组光强度传感器的光强度数据相差大于预设的启动阈值时，认定此时光倾斜照射进所述追光体的方形盲孔内，控制水平步进电机和/或所述竖直步进电机转动，直至这四组光强度传感器的光强度数据相差不大于预设的启动阈值。本发明可以准确地使光源垂直照射太阳能发电板，能够极大地提高太阳能利用率。
-
公开(公告)号：CN119415475B
公开(公告)日：2025-04-04
申请号：CN202510026330.6
申请日：2025-01-08
Applicant: 安徽大学
IPC: G06F15/78 , G06F7/544 , G11C11/412 , G11C11/418 , G11C11/419
Abstract: 本申请涉及一种SRAM的存内乘法运算电路和模块、SRAM和电子设备，其中，该存内乘法运算电路包括存储部分和加权部分，存储部分包括八个存储单元，每个存储单元具有模拟量输入端和模拟量输出端且用于存储单比特权重，每个存储单元在自身存储的单比特权重为1时导通模拟量输入端和模拟量输出端以及在自身存储的单比特权重为0时断开模拟量输入端和模拟量输出端；加权部分包括第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容和第十一电容。所采用电容的数量和总容值均更少，降低了电路面积开销，解决了目前基于电荷域的SRAM的存内乘法运算电路的面积开销较大的问题。
-
-
-
-
-
-
-
-
-
Search Results
165
records
(took 0.024 seconds)
