公开(公告)号：CN109799450A

公开(公告)日：2019-05-24

申请号：CN201811612589.5

申请日：2018-12-27

Applicant: 大唐微电子技术有限公司

Inventor： 刘绪隆 ,  顾申 ,  龚宗跃

IPC: G01R31/28

Abstract: 一种逻辑电路延迟差异比较装置，第一信号比较支路、第二信号比较支路分别连接于输入激励与仲裁器之间；所述第一信号比较支路包括：所述输入激励经过第一异或门后，经过第一待测逻辑电路的延迟后分为两路信号，一路输出至仲裁器，一路输出至第一反馈控制电路，经过所述第一反馈控制电路的信号返回至所述第一异或门；所述第二信号比较支路包括：所述输入激励经过第二异或门后，经过第二待测逻辑电路的延迟后分为两路信号，一路输出至仲裁器，一路输出至第二反馈控制电路，经过所述第二反馈控制电路的信号返回至所述第二异或门；所述仲裁器，通过比较两路信号的延时信息，确定两路信号的延迟差异。本申请能够有效测量两个相同逻辑电路延迟差异。

公开(公告)号：CN104598199B

公开(公告)日：2018-06-01

申请号：CN201510006990.4

申请日：2015-01-07

Applicant: 大唐微电子技术有限公司

Inventor： 龚宗跃 ,  王振 ,  顾申

IPC: G06F7/72

Abstract: 本发明公开了一种用于智能卡的Montgomery模乘器的数据处理方法及系统，包括：通过4s2+7s次乘法运算获得Montgomery模乘器的运算结果的低位2s个字；采用32x32位的乘法器分别计算出axb和mxn的w位结果；通过4s2‑4s次乘法运算获得Montgomery模乘器的运算结果的高位2s个字；采用32x32位的乘法器分别计算出axb和mxn的w位结果。通过本发明的方案，能够在硬件规模和功耗基本不变的情况下，使算法执行速度大幅提高。

公开(公告)号：CN105760800B

公开(公告)日：2018-05-25

申请号：CN201610080712.8

申请日：2016-02-05

Applicant: 大唐微电子技术有限公司 ,  大唐半导体设计有限公司

Inventor： 徐伟人 ,  杨金辉 ,  高鹰 ,  龚宗跃 ,  顾申

IPC: G06K7/10 ,  G06K7/00

Abstract: 一种数据解码电路包括：第一计数器、第二计数器、上升沿检测电路、停顿周期处理电路、数据同步时钟生成电路、帧起始结束检测电路、数据生成电路，本发明通过不同的方式对基本速率和增强速率的pause进行计数，根据pause的宽度动态调整解码电路的参数，使得解码电路的容错范围远超协议规定的范围，有效降低误码率。

公开(公告)号：CN106444966A

公开(公告)日：2017-02-22

申请号：CN201610876690.6

申请日：2016-09-30

Applicant: 大唐微电子技术有限公司 ,  大唐半导体设计有限公司

Inventor： 温泉 ,  赵红敏 ,  郝晓东 ,  龚宗跃 ,  韩晓晶

IPC: G06F1/14

Abstract: 本发明公开了一种实时时钟RTC调整装置及方法，所述装置包括：调整模块，用于根据秒时钟周期调整参数，调整所述RTC的秒时钟计数生成器的秒时钟周期；补偿模块，用于根据32K时钟补偿参数，补偿所述RTC的秒时钟计数生成器的32K时钟；其中，所述秒时钟周期调整参数和32K时钟补偿参数，是根据所述RTC的时钟信息计算得到的。本发明提供的实时时钟RTC调整装置及方法，采用数字电路方式实现对RTC计时精度的精确调整，硬件电路面积小、功耗低，并且可以根据需要对RTC精度进行任意调整。

公开(公告)号：CN105760800A

公开(公告)日：2016-07-13

申请号：CN201610080712.8

申请日：2016-02-05

Applicant: 大唐微电子技术有限公司 ,  大唐半导体设计有限公司

Inventor： 徐伟人 ,  杨金辉 ,  高鹰 ,  龚宗跃 ,  顾申

IPC: G06K7/10 ,  G06K7/00

Abstract: 一种数据解码电路包括：第一计数器、第二计数器、上升沿检测电路、停顿周期处理电路、数据同步时钟生成电路、帧起始结束检测电路、数据生成电路，本发明通过不同的方式对基本速率和增强速率的pause进行计数，根据pause的宽度动态调整解码电路的参数，使得解码电路的容错范围远超协议规定的范围，有效降低误码率。

公开(公告)号：CN105161137A

公开(公告)日：2015-12-16

申请号：CN201510536361.2

申请日：2015-08-27

Applicant: 大唐微电子技术有限公司 ,  大唐半导体设计有限公司

Inventor： 韩晓晶 ,  赵红敏 ,  龚宗跃

IPC: G11C29/42

Abstract: 本发明公开了一种MLC架构中Nand Flash控制器NFC电路实现装置，所述NFC中内嵌纠错能力可配的错误检查和纠正ECC模块；所述ECC模块包括ECC_Enc_Sx模块、DeCodeBM模块、DeCodeChien模块、DeCodeCor模块和ECC_Flow_Ctrl模块，其中，ECC_Enc_Sx模块，用于对接收到的数据进行编码求得码字，并根据接收到的系统码计算校正子；DeCodeBM模块，用于根据校正子求解关键方程，并根据关键方程求得错误位置多项式；DeCodeChien模块，用于根据错误位置多项式，确定错误位置；DeCodeCor模块，用于根据错误位置，进行对应数据的纠错；ECC_Flow_Ctrl模块，用于控制其它模块。通过本发明，能够实现MLC架构中Nand Flash控制器的高性能和高兼容性的ECC设计。

公开(公告)号：CN100390817C

公开(公告)日：2008-05-28

申请号：CN03137511.1

申请日：2003-06-10

Applicant: 大唐微电子技术有限公司

Inventor： 孙东昱 ,  龚宗跃

IPC: G06K19/07

Abstract: 公开了一种具有动态划分多逻辑分区及存储器访问控制功能的IC智能卡及其实现方法。该IC智能卡包括微处理器、存储器组和串行I/O接口电路。其中存储器组采用混合存储器结构，包括可编程非易失性存储器，其中可编程非易失性存储器作为动态划分存储器，在逻辑上可划分为多个逻辑分区。在微处理器内增加存储器动态划分寄存器MAR，用于在其中动态设置可编程非易失性存储器中各逻辑分区的大小；在微处理器与存储器组之间加入存储器管理模块，用于将可编程非易失性存储器动态划分为多个逻辑分区并且进行相应的存储器访问权限控制。

公开(公告)号：CN1259617C

公开(公告)日：2006-06-14

申请号：CN03156754.1

申请日：2003-09-09

Applicant: 大唐微电子技术有限公司

Inventor： 孙东昱 ,  龚宗跃 ,  赵红敏 ,  于鹏

IPC: G06F7/38

Abstract: 本发明公开一种加快RSA加/解密过程的方法及其采用该算法的模乘、模幂运算电路，本发明模乘算法在现有多精度CIOS算法的基础上作了改进，将两次内循环改为一次，并减少了访问外部变量的次数；本发明模乘运算电路，由加法、乘法、地址、循环运算模块，数据寄存器、逻辑控制模块、内部线路及一些特殊功能模块组成，顺序执行本发明算法的运算，减少了所需的操作步，从而提高了运算速度，同时可以对运算数据的长度进行设定；本发明模幂运算电路，由上述模乘运算电路和CPU、系统RAM组成，由CPU控制完成多次模乘运算，在两次模乘运算间，采用动态数据地址指针技术修改模乘运算电路中的基址，大大加快了模幂运算的速度。