高隔离度混频器电路
    21.
    发明公开

    公开(公告)号:CN114337550A

    公开(公告)日:2022-04-12

    申请号:CN202111683063.8

    申请日:2021-12-31

    Abstract: 本发明提供一种高隔离度混频器电路,用于对输入的信号进行下变频或者上变频处理,射频变压器将信号输入端口输入的单端信号转换为差分信号,并输出差分信号给混频器核;本振信号输入端口用于向混频器核输入本振信号;混频器核包括晶体管对,根据场晶体管对栅极和漏极间的非线性频率转移特性,完成对差分信号的下变频或者上变频处理后,输出双路信号给中频变压器;中频变压器将双路信号转换成单路信号给信号输出端口;能够实现下变频或者上变频处理的高隔离度,保证电路性能较优,采用有源结构,得到高隔离度的同时,能够获得很好的变频增益。

    一种基于正交相位选通的等效采样控制电路

    公开(公告)号:CN209946682U

    公开(公告)日:2020-01-14

    申请号:CN201921278066.1

    申请日:2019-08-08

    Abstract: 一种基于正交相位选通的等效采样控制电路,其中,触发信号产生电路采用VCO产生5GHz精准频率信号,依次经过2分频、4分频、8分频电路,形成基于5GHz的相分8分频625MHz信号,由FPGA控制电路控制时钟选通电路对8路分频时钟信号进行选通控制,按照同一周期内的相序逐次驱动ADC采样时钟,从而实现对反射脉冲的8个周期不同相位的信号幅值进行采样,高速ADC电路预先设置接收信号频率为6.25MHz,则每路触发信号经过100个周期可以完成一个周期的采样,然后离散波形重构电路对这些样本值按照采样时间和触发相位顺序组合形成完整的回波信号。本实用新型具有数字集成度高,探测速度快,分辨率高等特点。实现了对回波信号的良好接收,采样效率提高80%。(ESM)同样的发明创造已同日申请发明专利

    一种采样频率可调的模数转换器

    公开(公告)号:CN209787154U

    公开(公告)日:2019-12-13

    申请号:CN201920561078.9

    申请日:2019-04-23

    Abstract: 本实用新型公开了一种采样频率可调的模数转换器,包括含有非交叠时钟、自举开关、运算放大器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑模块、DAC电容阵列、延时逻辑模块、第一延时选择器和第二延时选择器;本实用新型采用第一延时选择器和第二延时选择器,第一延时选择器和第二延时选择器均采用三种相同的延时时间,通过选择延时时间方式,形成不同的异步时钟,从而达到采样频率可调;本实用新型中采用一级运放加二级锁存作为比较器,可以阻止回扫噪声,提高比较速度。(ESM)同样的发明创造已同日申请发明专利

    一种无掩膜制备氧化锌阵列的方法

    公开(公告)号:CN118308687A

    公开(公告)日:2024-07-09

    申请号:CN202410736853.5

    申请日:2024-06-07

    Abstract: 本申请公开了一种无掩膜制备氧化锌阵列的方法,属于半导体工艺技术领域;本申请采用磁控溅射与激光干涉相结合的方式,在磁控溅射沉积薄膜的同时,利用激光干涉在衬底表面形成图案化的光强分布,从而使衬底各位置产生与光强相对应的热梯度分布;激光通过改变表面吸附原子动力学从而诱导表面形貌生长;与传统制备图案化阵列微纳结构的方法相比,本申请具有工艺简单、成本低、制备周期短、无杂质、环境友好、无需光刻胶、无掩膜、图样可调等优点;通过本发明制备的周期性图案化纳米结构可以具有发光,滤波,双极性晶体管特性,可广泛用于光电显示、透明电极、光伏、探测器、压电传感器、低维集成器件制备等领域。

    一种无掩膜制备氧化锌阵列的方法

    公开(公告)号:CN118308687B

    公开(公告)日:2024-11-08

    申请号:CN202410736853.5

    申请日:2024-06-07

    Abstract: 本申请公开了一种无掩膜制备氧化锌阵列的方法,属于半导体工艺技术领域;本申请采用磁控溅射与激光干涉相结合的方式,在磁控溅射沉积薄膜的同时,利用激光干涉在衬底表面形成图案化的光强分布,从而使衬底各位置产生与光强相对应的热梯度分布;激光通过改变表面吸附原子动力学从而诱导表面形貌生长;与传统制备图案化阵列微纳结构的方法相比,本申请具有工艺简单、成本低、制备周期短、无杂质、环境友好、无需光刻胶、无掩膜、图样可调等优点;通过本发明制备的周期性图案化纳米结构可以具有发光,滤波,双极性晶体管特性,可广泛用于光电显示、透明电极、光伏、探测器、压电传感器、低维集成器件制备等领域。

    一种基于多态忆阻器的电压型神经网络及其操作方法

    公开(公告)号:CN110428049B

    公开(公告)日:2021-10-26

    申请号:CN201910771733.8

    申请日:2019-08-21

    Abstract: 本发明公开了一种基于多态忆阻器的电压型神经网络及其操作方法,提出一种由类脑器件忆阻器结合传统器件搭建的一种电压型神经元电路,能够模拟实现前向的神经网络运算,采用由忆阻器件为核心的权重模式,有效减少了神经网络运算中的存储和运算耗费资源。结合其他类的电子器件诸如MOS管、低功耗运放、轨到轨运放技术、以及数字电路方面的原理,在本发明中针对性地解决了忆阻器作为神经网络中核心器件所设计的信号输入、权值网络、累加求和以及激活层面的的设计问题,实现正负信号信号在乘法器之内的处理和神经网络层之间的传递,并搭建了相对应的权值矩阵模型和神经元网络电路。

    一种高精度的流水线ADC及前端校准方法

    公开(公告)号:CN112737583A

    公开(公告)日:2021-04-30

    申请号:CN202011581048.8

    申请日:2020-12-28

    Abstract: 本发明公开了一种高精度流水线ADC及前端校准方法,通过外界信号源输给流水线ADC一个差模直流输入信号Vin1,存储此时流水线ADC的总数字输出编码Dout1,再将流水线ADC的输入信号固定为Vin2,存储此时流水线ADC的输出编码Dout2,将Dout1和Dout2做差,将得到的ΔDout与理想情况下流水线ADC输入为Vin1和Vin2时的输出编码差值ΔDout_id进行对比,判别增益大小,依据判别结果调整流水线ADC中MDAC模块的有效反馈电容Cf_eq,达到调整增益的目的。此方法不断重复进行,直到ΔDout=ΔDout_id,将反馈电容控制信号固化,完成前台校准。本发明改善了高精度流水线ADC中传统算法复杂且精度较低的缺点,只需要存储,减法加比较即可实现算法逻辑,具有高效快速且精确的特点,比较适用于高速高精度流水线ADC校准。

    一种由ADC控制的数控衰减器

    公开(公告)号:CN112737545A

    公开(公告)日:2021-04-30

    申请号:CN202011554500.1

    申请日:2020-12-24

    Abstract: 本发明提出了一种由ADC控制的数控衰减器,所述衰减器包括ADC单元和数控衰减器单元;模拟电压输入所述ADC单元的模拟输入端,所述ADC单元的输出端分别与所述数控衰减器单元的控制输入端相连接;射频信号输入所述数控衰减器单元,经过衰减控制后输出。与传统数控衰减器设计相比,本申请的数控衰减器通过增加ADC单元,转变了衰减器的控制方式,实现了连续模拟电压控制衰减器,同时ADC单元集成驱动器,减少了控制端口,实现了并行控制衰减器,提高了波控速度和电路集成度。

    一种面向故障锁相环测试电路

    公开(公告)号:CN110460329A

    公开(公告)日:2019-11-15

    申请号:CN201910583490.5

    申请日:2019-07-01

    Abstract: 本发明提供一种面向故障锁相环测试电路,包括FOT测试控制电路和FOT故障检测电路。其中,FOT测试控制电路由脉冲宽度检测电路、锁定状态判断电路以及分频数变化检测电路组成,FOT故障检测电路主要由故障信息捕获电路、CRC校验码生成电路和CRC校验码比较电路组成。FOT测试控制电路用于锁相环锁定状态的判断,并控制FOT故障检测电路捕获故障信息,实现锁相环在线BIST测试。本电路采用具有强检错能力的CRC编码技术进行故障检测,可以实现指定故障模型的较高故障覆盖率,有效降低测试成本,并且不会对锁相环的性能造成影响。

Patent Agency Ranking