一种总线控制的时钟延时电路

    公开(公告)号:CN116979936B

    公开(公告)日:2024-12-13

    申请号:CN202310875774.8

    申请日:2023-07-17

    Abstract: 本发明公开了一种总线控制的时钟延时电路,包括:时钟输入端、总线控制输入端、最终输出端、N个延时单元和或门;延时单元包括接收端、发送端、控制端和输出端;各级延时单元通过接收端和发送端进行串接,第一级延时单元的接收端与时钟输入端连接,总线控制输入端包括N个数据位,延时单元的控制端分别与总线控制输入端的各数据位连接;N个延时单元的输出端依次连接或门的输入极,或门的输出极与后级的或门输入极级联,实现最终输出端输出一路信号;总线控制输入端接收外部总线控制信号,通过改变总线控制信号中置高电平的数据位的位置,实现在线控制最终输出端输出的时钟信号的延时时间;实现总线控制信号定量调节时钟信号延迟。

    一种总线控制的时钟延时电路

    公开(公告)号:CN116979936A

    公开(公告)日:2023-10-31

    申请号:CN202310875774.8

    申请日:2023-07-17

    Abstract: 本发明公开了一种总线控制的时钟延时电路,包括:时钟输入端、总线控制输入端、最终输出端、N个延时单元和或门;延时单元包括接收端、发送端、控制端和输出端;各级延时单元通过接收端和发送端进行串接,第一级延时单元的接收端与时钟输入端连接,总线控制输入端包括N个数据位,延时单元的控制端分别与总线控制输入端的各数据位连接;N个延时单元的输出端依次连接或门的输入极,或门的输出极与后级的或门输入极级联,实现最终输出端输出一路信号;总线控制输入端接收外部总线控制信号,通过改变总线控制信号中置高电平的数据位的位置,实现在线控制最终输出端输出的时钟信号的延时时间;实现总线控制信号定量调节时钟信号延迟。

    一种双向读出图像传感器的片上列开窗数据提取方法

    公开(公告)号:CN115802189A

    公开(公告)日:2023-03-14

    申请号:CN202211215872.0

    申请日:2022-09-30

    Abstract: 一种双向读出图像传感器的片上列开窗数据提取方法,包括步骤:1、定义起始位置寄存器Start_Column和结束位置寄存器End_Column,2、确定列开窗操作的开窗范围,将起始列位置信息写入Start_Column,结束列位置信息写入End_Column。针对每个列控制电路,执行步骤3~6的操作;3、将Start_Column、End_Column中的位置标号信息分别和当前列控制电路位置寄存器中的位置标号信息进行对比,判断列开窗指令是否对当前列控制电路有效;4、确定当前列控制电路参与开窗的开始列号和结束列号;5、确定当前列控制电路为开窗范围中开始列号所在的列控制电路及其开始列号;6、确定当前列控制电路为开窗范围中结束列号所在的列控制电路及其停止列号;7、提取出外部输入的开窗范围对应的列像素数据。

Patent Agency Ranking