基于手动绑线机的高密度封装芯片失效定位方法

    公开(公告)号:CN110299299A

    公开(公告)日:2019-10-01

    申请号:CN201910602633.2

    申请日:2019-07-05

    Abstract: 本发明公开了一种基于手动绑线机的高密度封装芯片失效定位方法,包括如下步骤:S1:提供COB转接板,并对转接板进行开窗预处理;S2:提供透明薄载玻片;S3:将芯片背面开封或者正面开封,露出硅基面;S4:将芯片的开封面朝向载波片,并进行粘接固定;S5:芯片粘接固定后将透明薄载玻片粘到转接板的开窗部位,使得硅基面朝向待观测面;S6:设置绑线机参数;S7:使用绑线机将芯片的待测针脚与转接板的指定管脚相连接;以及S8:使用EMMI定位芯片失效位置。本发明的高密度封装芯片失效定位方法克服了直接开封测试法中由许多类型封装无外延针脚无法测试问题,也可以规避芯片取die直测法无法背面定位的问题,同时具备价格低廉、使用范围广的优点。

    NOR Flash阵列可靠性测试装置、设备及方法

    公开(公告)号:CN116597885A

    公开(公告)日:2023-08-15

    申请号:CN202310501016.X

    申请日:2023-05-05

    Abstract: 本发明提供一种NOR Flash阵列可靠性测试装置、设备及方法,属于芯片测试技术领域。该装置包括:处理单元,与NOR Flash模拟单元和逻辑运算单元连接,用于产生测试信号,并将测试信号传输到待测NOR Flash芯片阵列和NOR Flash模拟单元;用于对逻辑运算结果信号与目标结果信号进行比较,判断测试是否通过;逻辑运算单元与NOR Flash模拟单元连接,用于接收待测NOR Flash芯片阵列产生的输出信号阵列进行逻辑运算,并根据第一输出信号输出逻辑运算结果信号到处理单元;NOR Flash模拟单元用于模拟NOR Flash芯片根据测试信号产生第一输出信号并传输到逻辑运算单元。

    基于差分形式的MRAM存储单元及其制备方法、MRAM存储单元阵列、MRAM存储器和芯片

    公开(公告)号:CN119317116A

    公开(公告)日:2025-01-14

    申请号:CN202411408314.5

    申请日:2024-10-10

    Abstract: 本公开涉及存储技术领域,具体涉及一种基于差分形式的MRAM存储单元及其制备方法、MRAM存储单元阵列、MRAM存储器和芯片。本公开创新性地在MRAM存储单元中引入了包括第一磁性隧道结和第二磁性隧道结的双磁性隧道结。第一和第二磁性隧道结被镜像设置于第一金属层两侧,它们的自由层均与第一金属层电接触,固定层则分别与第二和第三金属层电接触。当对所述MRAM存储单元进行写入操作时,通过施加贯穿所述双磁性隧道结的不同方向的写入电流来写入数据,当对所述MRAM存储单元进行读取操作时,通过判断所述第一磁性隧道结和所述第二磁性隧道结的磁阻差异来读取数据。由此有效地抵御了外界磁场干扰。

Patent Agency Ranking