-
公开(公告)号：CN117573572B
公开(公告)日：2024-09-13
申请号：CN202410053386.6
申请日：2024-01-12
Applicant: 北京开源芯片研究院
IPC: G06F12/0811 , G06F12/06
Abstract: 本申请提供了一种重填数据的处理方法、装置、电子设备及计算机可读存储介质，包括：在通过第一缓存获取到处理器的访存指令的情况下，获取所述访存指令在所述第一缓存中的命中结果；若所述命中结果为未命中，则将所述访存指令挂起，同时通过所述第一缓存向第二缓存发送获取请求，在通过所述第一缓存，接收到所述第二缓存响应于所述获取请求后发送的重填数据时，从所述第一缓存中确定目标数据块，并释放所述目标数据块中存储的旧数据，以及将所述重填数据写入所述目标数据块。本申请在第一缓存接收到重填数据后，再释放所选取的目标数据块中存储的旧数据，也保证了此期间访存指令对旧数据读取过程的正常实现。
-
公开(公告)号：CN118626323A
公开(公告)日：2024-09-10
申请号：CN202411112114.5
申请日：2024-08-14
Applicant: 北京开源芯片研究院
IPC: G06F11/22
Abstract: 本申请提供了一种处理器的测试方法、装置、电子设备及计算机可读存储介质，包括：获取配置文件，并确定配置文件中记录的目标指令属性，目标指令属性用于表征需要遍历生成目标指令属性下的所有指令；获取与目标指令属性对应的指令集，以及指令集包括的指令数量，指令集包括目标指令属性关联的所有指令；根据指令集，执行指令数量次循环操作，生成包括目标指令属性下的所有指令的指令序列；通过预设的处理器执行指令序列，获取处理器的测试结果。本申请在执行了指令数量次循环操作后，可以确保生成包括目标指令属性下的所有指令的指令序列，实现了完备性测试对全部指令的覆盖的目的。
-
公开(公告)号：CN118626154A
公开(公告)日：2024-09-10
申请号：CN202411116871.X
申请日：2024-08-14
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种指令处理方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：获取配置文件；所述配置文件包括用于生成初始指令流的配置信息，所述初始指令流用于对处理器核中预设模块的预设功能进行测试，通过指令序列发生器，基于所述配置文件中的配置信息生成初始指令流，根据预设的数据增强模式，对所述初始指令流进行数据增强处理，得到优化指令流，以根据所述优化指令流对所述预设模块的预设功能进行测试。本申请的指令处理方法，可以对处理器核的多种测试场景进行测试，以实现对处理器核进行全面测试的目的。
-
公开(公告)号：CN118133735B
公开(公告)日：2024-07-26
申请号：CN202410543745.6
申请日：2024-04-30
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，该方法包括：对待测设计的芯片代码进行修改，以将待测设计的各个数据接口传输的数据接入所述待测设计的顶层模块；根据修改后的芯片代码，将待测设计烧录至可编程逻辑芯片的可编程逻辑区域；在验证平台中生成动态链接库；在待测设计每执行一条指令之后，采集待测设计的第一状态值，并调用动态链接库，以控制动态链接库执行一条指令并输出第二状态值；在第一状态值与第二状态值不匹配的情况下，确定待测设计运行出错。本发明实施例增加了待测设计的细节可见性，能够在待测设计运行出错时及时报错，保证了验证的有效性，有利于对待测设计及时进行调试和检查。
-
公开(公告)号：CN118093490B
公开(公告)日：2024-07-26
申请号：CN202410455405.8
申请日：2024-04-16
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种总线协议转换方法以及装置，涉及系统级芯片技术领域，包括：获取处理器核生成的使用处理器核内部的核内总线协议的第一请求和第二请求，在第一请求和第二请求满足第一预设条件的情况下，将第一请求和第二请求合并为使用处理器核外部的核外总线协议的第三请求，将第三请求发送至与第三请求对应的外部设备，实现了分别将第一请求和第二请求进行协议转换后发送至外部设备同样的效果，且提高了请求发送的效率，进而提高了总线协议转换的效率，解决了在先技术中总线协议转换的效率低的问题。
-
Patent Agency Ranking
公开(公告)号：CN118193056A
公开(公告)日：2024-06-14
申请号：CN202410599721.2
申请日：2024-05-15
Applicant: 北京开源芯片研究院
IPC: G06F9/30
Abstract: 本申请提供了一种指令依赖关系的校验方法、装置、电子设备及计算机可读存储介质，包括：获取第一指令的每个第一逻辑寄存器分别与第二指令的每个第二逻辑寄存器之间的关联组合；获取每个关联组合中与第一逻辑寄存器的类型对应的第一编码结果，以及与第二逻辑寄存器的类型对应的第二编码结果；根据第一编码结果、第二编码结果和预设运算方式，计算与关联组合对应的计算结果；在计算结果处于预设数值范围的情况下，调整第一逻辑寄存器与第二逻辑寄存器的依赖概率。本申请实现了一种自动化的运算策略，来准确找到存在不同逻辑寄存器类型的关联组合并进行调整，从而自动、高效且精准的实现了依赖关系的校验，降低了对人力资源的依赖。
-
公开(公告)号：CN118093490A
公开(公告)日：2024-05-28
申请号：CN202410455405.8
申请日：2024-04-16
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种总线协议转换方法以及装置，涉及系统级芯片技术领域，包括：获取处理器核生成的使用处理器核内部的核内总线协议的第一请求和第二请求，在第一请求和第二请求满足第一预设条件的情况下，将第一请求和第二请求合并为使用处理器核外部的核外总线协议的第三请求，将第三请求发送至与第三请求对应的外部设备，实现了分别将第一请求和第二请求进行协议转换后发送至外部设备同样的效果，且提高了请求发送的效率，进而提高了总线协议转换的效率，解决了在先技术中总线协议转换的效率低的问题。
-
公开(公告)号：CN117573573B
公开(公告)日：2024-04-23
申请号：CN202410057628.9
申请日：2024-01-15
Applicant: 北京开源芯片研究院
IPC: G06F12/0853
Abstract: 本申请提供了一种缓存请求的处理方法、装置、电子设备及计算机可读存储介质，包括：根据二级缓存获得的请求的类型，从所有请求中选择目标请求，并将目标请求从二级缓存的流水线队列的特定数据位进入流水线队列进行执行；在流水线队列成功执行目标请求时，将执行目标请求产生的响应进行返回；在流水线队列未成功执行目标请求时，为目标请求分配对应的缺失状态寄存器，通过缺失状态寄存器执行目标请求。本申请可以在目标请求未能成功执行时，才为其分配对应的缺失状态寄存器，使得本申请在满足未成功执行的目标请求重新执行的需求的基础上，减少了缺失状态寄存器资源的分配消耗，降低了因缺失状态寄存器资源分配而导致的延时。
-
公开(公告)号：CN117762717A
公开(公告)日：2024-03-26
申请号：CN202410179096.6
申请日：2024-02-18
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种处理器缓存的工作机制的测试方法以及装置，涉及处理器技术领域，包括：首先在预设的虚拟处理器上执行预设应用程序，通过预设脚本获取虚拟处理器中的预设信号，其中，虚拟处理器为根据预设代码生成的用于仿真处理器的程序，预设代码用于描述处理器的工作机制，预设应用程序用于测试处理器的处理器缓存的工作机制，然后通过预设脚本，获取预设信号的统计信息，并根据统计信息，生成处理器缓存的工作机制的实时测试数据，由于在此过程中通过预设脚本获取预设信号的统计信息，无需修改处理器的工作机制的代码，减少了修改代码并进行调试花费的时间，提高了测试效率，解决了在先技术中处理器缓存的工作机制的测试效率低的问题。
-
公开(公告)号：CN117743059A
公开(公告)日：2024-03-22
申请号：CN202410181829.X
申请日：2024-02-18
Applicant: 北京开源芯片研究院
IPC: G06F11/22 , G06F11/263 , G06F11/273 , G06F8/52 , G06F8/61 , G06F11/36
Abstract: 本发明实施例提供一种处理器测试方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：接收第二服务器发送的携带处理器代码对应的时钟频率的编译指令；基于时钟频率对处理器代码进行编译，生成处理器代码对应的二进制文件，并向第二服务器发送第一指示；接收第二服务器发送的芯片标识和测试程序列表；将测试程序列表指示的基准测试程序和二进制文件烧录至芯片标识指示的目标可编程逻辑芯片；运行基准测试程序对二进制文件进行测试，得到基准测试程序对应的测试文件。本发明实施例在提高处理器测试过程自动化程度、降低人力成本的同时，还提高了进行处理器测试的效率。
-
-
-
-
-
-
-
-
-
Search Results
289
records
(took 0.053 seconds)
