-
公开(公告)号：CN105488565A
公开(公告)日：2016-04-13
申请号：CN201510792463.0
申请日：2015-11-17
Applicant: 中国科学院计算技术研究所
IPC: G06N3/06
Abstract: 本发明提供一种加速深度神经网络算法的加速芯片的运算装置及方法，所述装置包括：向量加法处理器模块，进行向量的加法或减法、和/或深度神经网络算法中的pooling层算法的向量化的运算；向量函数值运算器模块，深度神经网络算法中的非线性求值的向量化运算；向量乘加器模块，进行向量的乘加运算；所述三个模块执行可编程指令，互相交互以计算神经网络的神经元值和网络输出结果、以及、代表输入层神经元对输出层神经元作用强度的突触权重变化量；所述三个模块中均设置有中间值存储区域，并对主存储器进行读取与写入操作。由此，能够减少对主存储器的中间值读取和写入次数，降低加速器芯片的能量消耗，避免数据处理过程中的数据缺失和替换问题。
-
公开(公告)号：CN105354006A
公开(公告)日：2016-02-24
申请号：CN201510849130.7
申请日：2015-11-27
Applicant: 中国科学院计算技术研究所
IPC: G06F7/57
CPC classification number: G06F7/57
Abstract: 本发明公开了一种非线性函数的快速运算装置及其方法，其中该装置包括：定义域转换部，用于将输入的自变量转换成查表范围内的对应值；查表部，用于根据输入的自变量或由所述定义域转换部处理后的自变量，查找对应的分段线性拟合的斜率和截距；以及线性拟合部，用于根据所述查表部查表得到的斜率和截距通过线性拟合的方法得到最后结果。本发明解决传统方法带来的运算速度慢，运算装置面积大，功耗高等问题。
-
公开(公告)号：CN106856098B
公开(公告)日：2020-02-28
申请号：CN201611080414.5
申请日：2016-11-30
Applicant: 中国科学院计算技术研究所
IPC: G11C11/406
Abstract: 本发明公开了一种用于DRAM或eDRAM刷新的装置及其方法，DRAM或eDRAM设置有存储单元，该装置包括：存储控制装置、刷新控制装置；所述存储控制装置，用于接收读写请求，并根据所述刷新控制装置的输出决定向存储单元发送读写请求或刷新请求；所述刷新控制装置，用于控制生成刷新信号，并根据所述存储控制装置的输出来记录刷新是否被延迟和读写的行地址。本发明能够减少读写与刷新之间的冲突，达到增加DRAM或者eDRAM性能的效果。
-
公开(公告)号：CN108511027A
公开(公告)日：2018-09-07
申请号：CN201810296455.0
申请日：2015-12-18
Applicant: 中国科学院计算技术研究所
IPC: G11C29/42
Abstract: 本发明提出一种用于自动校正访问存储装置数据的装置及方法，涉及数据存储、数据校正等技术领域，该装置存储装置模块，用于存储数据，其中所述存储装置模块包括用于存储数据的区域与用于存储监督位的区域；编码器模块，用于获取数据，并根据所述数据生成对应的监督位；解码器模块，用于当所述存储装置模块读取所述数据时，所述解码器模块根据所述监督位检验所述数据的正确性，当发现所述数据中存在错误数据时，发送错误信号，同时将所述错误数据进行校正，并将校正后的数据发送给读写单元，读写单元将校正后数据重新写回存储装置，以避免数据错误增加。
-
Patent Agency Ranking
公开(公告)号：CN105468546B
公开(公告)日：2017-04-12
申请号：CN201510791842.8
申请日：2015-11-17
Applicant: 中国科学院计算技术研究所
CPC classification number: G06F13/16
Abstract: 本发明提供一种互连电路的数据处理装置及方法，为互联电路中用于将一个或多个事务数据源连接到一个或多个事务数据目的地的互连节点，该数据处理装置包括：至少一个输入端和至少一个输出端，所述输入端包含多个输入端口、输出端口、至少两个复用器、和至少一个缓冲存储器；缓冲存储分配电路，控制所述复用器为输入的事务数据根据所述缓冲存储器的当前状态分配临时存储位置；路由选择电路，为缓冲队列的事务数据选择输出端；仲裁电路，裁决出具有优先传输权的所述缓冲队列，并使竞争同一输出端的多个事务数据传输按照预设的仲裁策略依次获得输出通路占用权；多路选择器电路，连接所述输出端口和所述输出端，中转所述互连电路中的数据传输。
-
公开(公告)号：CN105468335B
公开(公告)日：2017-04-12
申请号：CN201510825061.6
申请日：2015-11-24
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
CPC classification number: G06F9/38
Abstract: 本发明公开一种流水级运算装置、数据处理方法及片上网络芯片，所述流水级运算装置包括三个流水级模块，其中，第一流水级模块对来自所述第一输入缓存寄存器模块的数据及其最大值索引进行向量加法或减法运算，第二流水级模块对输入数据进行导数值的求解以及激活函数的求解，第三流水级模块对输入数据进行乘法与加法的操作；所述装置根据程序指令所指定的运算操作选择性地执行第一、第二、和第三流水级模块中的运算处理中的任一运算处理或它们之中任意两者或三者的组合的运算处理，并由所述第三缓存寄存器输出最终运算结果。由此，提高芯片的工作效率以及高数据吞吐量以使芯片达到最佳的运算性能。
-
公开(公告)号：CN105630733A
公开(公告)日：2016-06-01
申请号：CN201510983391.8
申请日：2015-12-24
Applicant: 中国科学院计算技术研究所
IPC: G06F15/173
CPC classification number: G06F15/173 , G06F15/17306
Abstract: 本发明提出分形树中向量数据回传处理单元的装置、方法、控制装置及智能芯片，该装置包括一中心节点，接收叶子节点回传的向量数据；多个叶子节点，对向量数据进行计算与移位；转发器模块，包括局部缓存结构与数据处理部件；将所述多个叶子节点分为N组，每组中叶子节点的个数相同，所述中心节点通过所述转发器模块单独与每一组叶子节点进行通信连接，每组叶子节点构成的通信结构具有自相似性，所述多个叶子节点与所述中心节点通过多层所述转发器模块以完全M叉树方式进行通信连接，每个叶子节点包括设置位，如果所述设置位要求叶子节点中的向量数据进行移位，则叶子节点将预设带宽位的向量数据移至相应位置，否则叶子节点将向量数据回传给中心节点。
-
公开(公告)号：CN105489240A
公开(公告)日：2016-04-13
申请号：CN201510857644.7
申请日：2015-11-30
Applicant: 中国科学院计算技术研究所
IPC: G11C11/406
CPC classification number: G11C11/406 , G11C11/40611
Abstract: 本发明公开了一种用于DRAM或eDRAM刷新的装置及其方法，该方法包括：步骤一，存储控制装置接收读写请求，并根据刷新控制装置的输出决定向存储装置发送读写请求或刷新请求；步骤二，刷新控制装置控制生成刷新信号，并根据所述存储控制装置的输出来记录刷新是否被延迟。本发明能够减少读写与刷新之间的冲突，达到增加DRAM或者eDRAM性能的效果。
-
公开(公告)号：CN105468335A
公开(公告)日：2016-04-06
申请号：CN201510825061.6
申请日：2015-11-24
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
CPC classification number: G06F9/38
Abstract: 本发明公开一种流水级运算装置、数据处理方法及片上网络芯片，所述流水级运算装置包括三个流水级模块，其中，第一流水级模块对来自所述第一输入缓存寄存器模块的数据及其最大值索引进行向量加法或减法运算，第二流水级模块对输入数据进行导数值的求解以及激活函数的求解，第三流水级模块对输入数据进行乘法与加法的操作；所述装置根据程序指令所指定的运算操作选择性地执行第一、第二、和第三流水级模块中的运算处理中的任一运算处理或它们之中任意两者或三者的组合的运算处理，并由所述第三缓存寄存器输出最终运算结果。由此，提高芯片的工作效率以及高数据吞吐量以使芯片达到最佳的运算性能。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.073 seconds)
