公开(公告)号：CN119603964A

公开(公告)日：2025-03-11

申请号：CN202411547184.3

申请日：2024-10-31

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  王飞熊 ,  张亚东 ,  姚佳欣 ,  张青竹

IPC: H10B12/00

Abstract: 本申请涉及半导体技术领域，公开了一种半导体的制造方法、半导体和电子设备，包括：在第一晶圆上循环外延硅层和牺牲层，得到硅锗超晶格结构的电容纳米片层；电容纳米片层包括循环沉积的多个硅层和多个牺牲层；在电容纳米片层上沉积第一介质层，将第一介质层与第二晶圆的环栅晶体管器件层键合；在电容纳米片层上依次沉积氧化层、假栅层和硬掩模层；形成第一侧墙和内侧墙；去除假栅层和多个牺牲层后，进行介质填充、金属填充和抛光，得到电容器器件。通过在垂直方向循环外延硅层和牺牲层，最终得到具有水平堆叠结构的周期可调的电容器，从而能够更有效地利用垂直空间，减小电容器的尺寸，增大电容器容量，并同时降低存储单元的尺寸。

公开(公告)号：CN119342891A

公开(公告)日：2025-01-21

申请号：CN202411273639.7

申请日：2024-09-11

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  李庆坤 ,  张亚东 ,  曹磊

IPC: H10D84/85 ,  H10D84/03

Abstract: 本公开提供一种半导体器件、其制作方法及一种电子设备。本公开的半导体器件包括：第一晶体管，具有第一衬底和第一栅极；第二晶体管，具有第二衬底和第二栅极；间隔介质层，设置在所述第一衬底和所述第二栅极之间，所述第一衬底的底部和所述第二栅极的顶部通过所述间隔介质层集成在一起。本公开在将第一衬底的底部和第二栅极的顶部通过间隔介质层键合在一起后，还通过退火工艺和/或紫外光照射工艺对间隔介质层进行后处理，在间隔介质层中获得了不同性质的应力，使半导体器件在应力和性能方面的提升达到了平衡。

公开(公告)号：CN111463280A

公开(公告)日：2020-07-28

申请号：CN202010192339.1

申请日：2020-03-18

Applicant: 中国科学院微电子研究所

Inventor： 顾杰 ,  吴振华 ,  张亚东 ,  殷华湘

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公开一种半导体器件及其制作方法、集成电路及电子设备，涉及半导体技术领域，以抑制沟道漏电现象，提升半导体器件的性能。所述半导体器件包括衬底、堆叠结构和栅堆叠结构。堆叠结构形成在衬底表面。堆叠结构包括沿着远离衬底的方向层叠在衬底上的第一电极层、沟道层和第二电极层。沟道层包括沟道支撑部和沟道材料部。沟道材料部形成在沟道支撑部的外周。沟道支撑部的底端与第一电极层的顶端接触。沟道支撑部的顶端与第二电极层接触。沟道材料部分别与第一电极层和第二电极层接触。沟道支撑部为非导电部。栅堆叠结构环绕在沟道材料部的外周。所述半导体器件的制作方法用于制作半导体器件。本发明提供的半导体器件用于电子设备。