-
公开(公告)号：CN103762302A
公开(公告)日：2014-04-30
申请号：CN201410035658.6
申请日：2014-01-24
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L39/223 , H01L29/0676 , H01L39/2406 , H01L39/2416 , H01L39/2493
Abstract: 本发明提供一种纳米超导量子干涉器件及其制作方法，包括以下步骤：S1：提供一衬底并在其上生长第一超导材料层；S2：形成光刻胶层并图案化；S3：刻蚀掉所述预设区域的第一超导材料层；S4：在步骤S3获得的结构正面及侧面覆盖一层绝缘材料；S5：生长第二超导材料层；S6：去掉所述第一超导材料层上表面所在平面以上的结构，得到中间被植入至少一条绝缘夹层的平面超导结构；S7：形成至少一条与所述绝缘夹层垂直的纳米线，得到纳米超导量子干涉器件。本发明将超导环和纳米结分成两个主要步骤来实现，超导环的宽度和纳米结的长度由绝缘夹层决定，其大小在原子层尺度上可控，可同时实现纳米结长度小于超导材料相干长度和超导环的尺寸大幅度减小的目的。
-
公开(公告)号：CN115020580B
公开(公告)日：2024-11-19
申请号：CN202210655748.X
申请日：2022-06-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于π结的磁通存储器件及制备方法。该基于π结的磁通存储器件的制备包括：提供衬底，形成在水平方向上间隔设置的第一类约瑟夫森结与第二类约瑟夫森结，形成隔离层及配线层，配线层的第一配线部与第一类约瑟夫森结顶电极电连接，配线层的第二配线部与第二类约瑟夫森结顶电极电连接，基于第一类约瑟夫森结形成存储环路，基于第二类约瑟夫森结形成读出电路。其中，第一类约瑟夫森结采用铁磁势垒层，由于铁磁材料的强交换作用，在一定的铁磁厚度下可实现π相位的偏移而形成π结，π结代替传统的0结将会产生0.5Φ0的磁通，从而把回滞区拉回到0偏置电流处，降低对电感的需求，缩短器件的尺寸，同时减小偏置电流降低静态功耗。
-
公开(公告)号：CN115020580A
公开(公告)日：2022-09-06
申请号：CN202210655748.X
申请日：2022-06-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于π结的磁通存储器件及制备方法。该基于π结的磁通存储器件的制备包括：提供衬底，形成在水平方向上间隔设置的第一类约瑟夫森结与第二类约瑟夫森结，形成隔离层及配线层，配线层的第一配线部与第一类约瑟夫森结顶电极电连接，配线层的第二配线部与第二类约瑟夫森结顶电极电连接，基于第一类约瑟夫森结形成存储环路，基于第二类约瑟夫森结形成读出电路。其中，第一类约瑟夫森结采用铁磁势垒层，由于铁磁材料的强交换作用，在一定的铁磁厚度下可实现π相位的偏移而形成π结，π结代替传统的0结将会产生0.5Φ0的磁通，从而把回滞区拉回到0偏置电流处，降低对电感的需求，缩短器件的尺寸，同时减小偏置电流降低静态功耗。
-
公开(公告)号：CN114566587A
公开(公告)日：2022-05-31
申请号：CN202210245976.X
申请日：2022-03-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有NbN SNS约瑟夫森结的超导集成电路及其制备方法，该超导集成电路包括衬底、功能层、第一隔离层、第一配线部、第二配线部、第二隔离层、第一接地材料层及第二接地材料层，其中，衬底包括基底层及缓冲层，功能层位于缓冲层上表面且包括层叠的底电极、结势垒层及顶电极，第一隔离层覆盖缓冲层上表面及功能层显露表面且设有被第一配线部与第二配线部填充的第一接触孔与第二接触孔，第二隔离层覆盖第一隔离层上表面及第一配线部与第二配线部显露表面且设有第一通孔与第二通孔，第一与第二接地材料层分别填充第一通孔及第二通孔。本发明采用较厚的结势垒层，提升了势垒层覆盖率，无需外接并联电阻，提升了电路集成度。
-
公开(公告)号：CN111969101A
公开(公告)日：2020-11-20
申请号：CN202010871236.8
申请日：2020-08-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于NbN的约瑟夫森结及其制备方法，制备方法包括：提供衬底，形成NbN底层膜、金属NbNx势垒层以及NbN顶层膜，刻蚀定义底电极和结区，形成隔离层和配线层。本发明通过离子氮化工艺形成金属NbNx势垒层，得到SNS结构约瑟夫森结，无需并联电阻，解决了SIS结构约瑟夫森结磁通噪声及集成度的问题，提高了工艺重复性以及稳定性，势垒层材料的电阻率及厚度等可通过离子氮化时间及功率等参数自由调控，有效避免了S/N界面处绝缘层的形成，具有表面平整度高以及氮化均匀性好等特点，改善了SNS结的特征电压IcRn很小，限制了器件的高频应用的缺陷，有利于高质量NbN SNS约瑟夫森结的研发。
-
Patent Agency Ranking
公开(公告)号：CN111969099A
公开(公告)日：2020-11-20
申请号：CN202010871230.0
申请日：2020-08-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种堆栈结构SNS约瑟夫森结的制备方法，堆栈结构SNS约瑟夫森结的制备包括提供衬底，制备NbN底层膜、超导金属复合叠层结构层以及NbN顶层膜，定义底电极和结区，制备隔离层和配线层。本发明通过引入堆栈结构SNS约瑟夫森结的制备方法，在保证输出电压的前提下成倍数的减少了分布式阵列的数量；调控磁控溅射参数实现了超导NbN和正常金属NbNx的制备，NbN/NbNx/NbN…NbN/NbNx/NbN叠层结构可以基于原位生长制备，可以防止层间污染，室温生长还能可以保证界面清晰无扩散，更加简化了结的工艺流程。
-
公开(公告)号：CN111724836A
公开(公告)日：2020-09-29
申请号：CN202010493002.4
申请日：2020-06-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/15 , G11C11/413
Abstract: 本申请涉及一种超导磁通存储单元及其读写方法，超导磁通存储单元包括存储环路、选址电路和读取电路；存储环路包括第一约瑟夫森结；第一约瑟夫森结具有偏离正弦函数的电流相位关系，通过扫描偏置电流形成稳定磁通存储回滞；选址电路，用于调节第一约瑟夫森结的临界电流，以改变存储环路的磁通存储回滞大小；读取电路，用于原位读取存储环路的磁通状态。本申请存储环路中第一约瑟夫森结的电流相位关系与正弦函数之间的偏移量可等效于存储环路的电感在形成存储回滞中的作用，如此，可以使超导磁通存储单元摆脱对于因环路电感需求而产生的最小面积限制，从而可以大幅度缩小超导磁通存储单元的面积。
-
公开(公告)号：CN109560189A
公开(公告)日：2019-04-02
申请号：CN201710883862.7
申请日：2017-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种磁通超导探测器及制备方法以及超导探测方法，制备方法包括：提供衬底，于衬底表面形成第一超导材料层；于第一超导材料层表面形成图形化的光刻胶层；刻蚀掉预设区域的第一超导材料层，保留剩余光刻胶层；于得到结构的正面及侧面覆盖一层绝缘材料层；于绝缘材料层表面形成第二超导材料层，且与第一超导材料层上表面相平齐；得到第一超导材料层和第二超导材料层中被植入至少一条绝缘夹层的结构；于上述结构表面形成超导纳米桥结。通过上述方案，本发明的磁通超导探测器的有效探测尺寸做的更小，最小可测磁矩小，提高了磁矩灵敏度及空间分别率，减小器件对背景磁场的影响，可在第一个磁通偏置内，依据临界电流获得磁通变化信息。
-
公开(公告)号：CN108269914A
公开(公告)日：2018-07-10
申请号：CN201611257316.4
申请日：2016-12-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L43/12 , H01L21/027
Abstract: 本发明提供一种电子器件的制作方法，包括如下步骤：制作第一材料层，并同步形成第一对准标记；制作第二材料层，并同步形成第二对准标记；所述第一、第二对准标记共同组成复合标记；制作第三材料层，其中，所述第三材料层的图案采用电子束曝光定义，所述电子束曝光采用所述复合标记作为套刻对准标记。本发明中，电子束曝光采用复合标记作为套刻对准标记，所述复合标记中，第一、第二对准标记分别与第一、第二材料层同步制作，如果光刻工艺误差使第一材料层图案与第二材料层图案发生偏移，这个偏移情况也会存在于两层结合的复合标记上，利用这个带有偏移信息的复合标记，就能精确地定位第三材料层的位置，从而刻画定位精确的第三材料层图案。
-
公开(公告)号：CN103762302B
公开(公告)日：2016-04-20
申请号：CN201410035658.6
申请日：2014-01-24
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L39/223 , H01L29/0676 , H01L39/2406 , H01L39/2416 , H01L39/2493
Abstract: 本发明提供一种纳米超导量子干涉器件及其制作方法，包括以下步骤：S1：提供一衬底并在其上生长第一超导材料层；S2：形成光刻胶层并图案化；S3：刻蚀掉所述预设区域的第一超导材料层；S4：在步骤S3获得的结构正面及侧面覆盖一层绝缘材料；S5：生长第二超导材料层；S6：去掉所述第一超导材料层上表面所在平面以上的结构，得到中间被植入至少一条绝缘夹层的平面超导结构；S7：形成至少一条与所述绝缘夹层垂直的纳米线，得到纳米超导量子干涉器件。本发明将超导环和纳米结分成两个主要步骤来实现，超导环的宽度和纳米结的长度由绝缘夹层决定，其大小在原子层尺度上可控，可同时实现纳米结长度小于超导材料相干长度和超导环的尺寸大幅度减小的目的。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.065 seconds)
