-
公开(公告)号：CN102751184B
公开(公告)日：2015-05-06
申请号：CN201210254007.7
申请日：2012-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/306
Abstract: 本发明提供一种降低Si表面粗糙度的方法，属于半导体领域，包括步骤：首先提供一至少包括SixGe1-x层以及结合于其表面的Si层的层叠结构，采用选择性腐蚀或机械化学抛光法去除所述SixGe1-x层，获得具有残留SixGe1-x材料的Si层粗糙表面，然后采用质量比为1∶3~6∶10~20的NH4OH: H2O2: H2O溶液对所述Si层粗糙表面进行处理，去除所述残留SixGe1-x材料，以获得光洁的Si层表面。本发明可以有效降低去除应变硅表面的SixGe1-x材料残余，降低应变硅表面的粗糙度，获得光洁的应变硅表面，为后续的器件制造工艺带来了极大的便利。本发明工艺简单，适用于工业生产。
-
公开(公告)号：CN104425342A
公开(公告)日：2015-03-18
申请号：CN201310382840.4
申请日：2013-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/683
CPC classification number: H01L21/76254
Abstract: 本发明提供一种厚度可控的绝缘体上半导体材料的制备方法，包括步骤：1）于第一衬底表面外延一掺杂的单晶薄膜；2）依次外延一重掺杂单晶层及一顶层半导体材料；3）将剥离离子注入至单晶薄膜下方的第一衬底预设深度的位置；4）提供表面具有绝缘层的第二衬底，并键合绝缘层及顶层半导体材料；5）使重掺杂单晶层与第一衬底从该单晶薄膜处分离；6）采用预设溶液腐蚀以去除重掺杂单晶层，其中，所述预设溶液对重掺杂单晶层的腐蚀速率大于其对顶层半导体材料的腐蚀速率。本发明通过掺杂的超薄单晶薄膜实现剥离，将剥离面控制在非常薄的一个层面内；通过高选择比的腐蚀工艺，可以制作出高质量且厚度可控性高的绝缘体上半导体材料。
-
公开(公告)号：CN104157579A
公开(公告)日：2014-11-19
申请号：CN201410457619.5
申请日：2014-09-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336
CPC classification number: H01L29/66477
Abstract: 本发明提供一种多沟道全包围栅极的半导体器件结构的制备方法，所述制备方法包括步骤：1）提供一硅衬底，于所述硅衬底表面形成Ge底层；2）在所述Ge底层上生长SiGe/Ge周期结构，最上一层用Ge覆盖；3）于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的多个间隔排列的凹槽；4）采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe，形成具有间隔的多层Ge结构；5）于所述多层Ge结构的上表面及多层Ge结构之间及侧壁形成栅介质层。本发明提供了一种工艺简单，成本低廉的多沟道全包围栅极的半导体器件结构的制备方法，所制备的半导体器件结构具有多个沟道，可以进一步提高器件性能。本发明具有结构及工艺简单，集成度高等优点，适用于工业生产。
-
公开(公告)号：CN103646910A
公开(公告)日：2014-03-19
申请号：CN201310724465.7
申请日：2013-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/324 , H01L21/265
CPC classification number: H01L21/7624
Abstract: 本发明提供一种SGOI结构的制备方法，至少包括以下步骤：S1：提供一SOI衬底，在所述顶层硅表面外延生长一单晶SiGe层；S2：在所述单晶SiGe层表面形成一Si帽层；S3：从所述Si帽层正面进行离子注入，注入深度到达所述顶层硅中；S4：将步骤S3获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、预设Ge浓度SiGe层及SiO2层的叠层结构；S5：腐蚀掉所述叠层结构表面的SiO2层以得到SGOI结构。本发明结合离子注入技术和锗浓缩工艺制备高质量高Ge浓度的SGOI结构，离子注入减弱了顶层硅与所述SiGe层之间的晶格失配，且伴随退火过程的进行，位错环在纵向方向上相互作用并相互抵消，使应力得到释放，从而使最终获得的SGOI结构中穿透位错密度大大降低。
-
公开(公告)号：CN103646853A
公开(公告)日：2014-03-19
申请号：CN201310724004.X
申请日：2013-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/762
CPC classification number: H01L21/02422 , H01L21/02617 , H01L21/02664
Abstract: 本发明提供一种绝缘体上含锗薄膜结构的制备方法，包括以下步骤：S1：提供一sSOI衬底，在张应变顶层硅表面外延生长一预设Ge组分的单晶SiGe薄膜；所述张应变顶层硅的晶格长度与所述单晶SiGe薄膜的晶格长度相等；S2：在所述单晶SiGe薄膜表面形成一Si帽层；S3：将步骤S2获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、含锗薄膜及SiO2层的叠层结构；S4：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上含锗薄膜结构。本发明通过选择合适张应变顶层硅及相应含锗组分的单晶SiGe薄膜，使得张应变顶层硅与其上的单晶SiGe薄膜的晶格匹配，从而降低缺陷来源，能够获得高质量的SGOI或GOI材料。
-
Patent Agency Ranking
公开(公告)号：CN103523770A
公开(公告)日：2014-01-22
申请号：CN201310492787.3
申请日：2013-10-18
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种石墨烯的制备方法，该石墨烯的制备方法至少包括步骤：首先，提供一SiC基底；接着，采用离子注入技术在所述SiC基底中注入Ge；最后，对上述形成的结构进行退火处理，注入的Ge在退火过程中会迫使所述SiC中的Si和C极易断键，断键后的Si和注入的Ge形成SiGe，断键后的C在所述SiGe表面重组形成石墨烯。本发明只需要常压或低压以及低温就能够制备出石墨烯，对制备仪器的要求较低，并且节约能源、减少成本，适用于工业化生产。
-
公开(公告)号：CN103219274A
公开(公告)日：2013-07-24
申请号：CN201210017883.8
申请日：2012-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种基于量子阱结构来制备SGOI或sSOI的方法。根据本发明的方法，先在衬底表面形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层后，进行退火处理；接着在已形成的结构表面先低温生长Si1-xGex和/或Si以修复表面，再形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层，并进行退火处理，如此重复两三个周期后，再在所形成的结构表面低温生长Si1-xGex/Si的材料层，并采用智能剥离技术将已形成Si1-xGex/Si材料层转移到含氧衬底的含氧层表面，由此可形成高质量的SGOI或sSOI结构。
-
公开(公告)号：CN103165409A
公开(公告)日：2013-06-19
申请号：CN201110419356.5
申请日：2011-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种嵌入超晶格层组制备应变Si的方法，该方法首先在Si衬底上外延一Ge组分为x的Si1-xGex层，其次在所述Si1-xGex层上外延一Si层，形成Si1-xGex/Si双层薄膜，然后多次重复外延所述Si1-xGex/Si双层薄膜，在所述Si衬底上制备出超晶格，形成包括至少一种所述超晶格的超晶格层组，接着在所述超晶格层组上外延一Ge组分为y的Si1-yGey层并使所述Si1-yGey层弛豫以形成弛豫Si1-yGey层，由所述超晶格层组和弛豫Si1-yGey层构成虚衬底，最后在所述弛豫Si1-yGey层上外延一Si层，以完成应变Si的制备。本发明通过降低制备应变Si所需的虚衬底厚度，大大节省了外延所需要的时间，不仅降低了外延所需要的成本，而且减少了由于长时间不间断进行外延而对外延设备造成的损伤。
-
公开(公告)号：CN103165408A
公开(公告)日：2013-06-19
申请号：CN201110418819.6
申请日：2011-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种嵌入超晶格制备应变Si的方法，该方法首先在Si衬底上外延一Ge组分为x的Si1-xGex层，其次在所述Si1-xGex层上外延一Ge组分为y的Si1-yGey层，且y≠x，形成Si1-xGex/Si1-yGey双层薄膜，然后多次重复外延所述Si1-xGex/Si1-yGey双层薄膜，以在所述Si衬底上制备出超晶格，接着在所述超晶格上外延一Ge组分为z的Si1-zGez层并使所述Si1-zGez层弛豫以形成弛豫Si1-zGez层，由所述超晶格和弛豫Si1-zGez层构成虚衬底，最后在所述弛豫Si1-zGez层上外延一Si层，以完成应变Si的制备。本发明通过降低制备应变Si所需的虚衬底厚度，大大节省了外延所需要的时间，不仅降低了外延所需要的成本，而且减少了由于长时间不间断进行外延而对外延设备造成的损伤。
-
公开(公告)号：CN103065938A
公开(公告)日：2013-04-24
申请号：CN201210593808.6
申请日：2012-12-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明涉及一种制备直接带隙Ge薄膜的方法，包括提供一GeOI衬底；对所述顶层锗纳米薄膜进行图形化处理，开出若干与底部所述埋氧层贯通的腐蚀窗口；湿法腐蚀直至埋氧层被彻底腐蚀掉，使得所述图形化的顶层锗纳米薄膜与硅衬底虚接触；提供一PDMS载体，所述PDMS载体与所述顶层锗纳米薄膜紧密接触，从而将与硅衬底虚接触的顶层锗纳米薄膜转移到PDMS载体上；将该PDMS载体两端夹紧，并反向施加机械拉伸使得顶层锗纳米薄膜随着PDMS载体的拉伸而形变，在其内部产生张应变。采用本发明的方法制备的直接带隙Ge薄膜应变大小可控，可用于光电器件；其具有低缺陷、低位错密度的特点；通过机械拉伸制备直接带隙Ge纳米薄膜的方法工艺简单，成本较低。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.07 seconds)
