公开(公告)号：CN111435678A

公开(公告)日：2020-07-21

申请号：CN201910027051.6

申请日：2019-01-11

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘强 ,  俞文杰 ,  任青华 ,  陈治西 ,  刘晨鹤 ,  赵兰天 ,  陈玲丽 ,  王曦

IPC: H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种环栅晶体管的制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于沟道区表面形成注入阻挡层，所述注入阻挡层显露源区及漏区的制备区域；5)进行离子注入工艺以形成源区及漏区；6)于半导体纳米线表面形成全包围式的栅介质层及栅电极层，并图形化以形成栅极结构；7)形成源电极及漏电极。本发明的环栅晶体管采用后栅工艺制备，可有效提高栅极材料的选择范围，从而实现不同的器件性能要求。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。

公开(公告)号：CN111435642A

公开(公告)日：2020-07-21

申请号：CN201910026963.1

申请日：2019-01-11

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘强 ,  俞文杰 ,  任青华 ,  陈治西 ,  刘晨鹤 ,  赵兰天 ,  陈玲丽 ,  王曦

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  B82Y10/00

Abstract: 本发明提供一种三维堆叠的半导体纳米线结构及其制备方法，包括：在第二半导体衬底上形成周期结构并进行离子注入形成剥离界面；在第一半导体衬底上的绝缘层中形成凹槽，凹槽未贯穿绝缘层；键合周期结构及绝缘层，以形成空腔；进行退火工艺加强键合强度，并使周期结构从剥离界面处剥离，形成顶半导体层；图形化刻蚀所述顶半导体层并选择性去除牺牲层，以形成悬空并横跨于所述凹槽上的半导体纳米线结构。本发明先制作出图形化结构的SOI衬底，该SOI衬底可通过干法刻蚀直接制备镂空且向上堆叠的半导体纳米线，在刻蚀出半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。

公开(公告)号：CN111293137A

公开(公告)日：2020-06-16

申请号：CN201811495173.X

申请日：2018-12-07

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘强 ,  俞文杰 ,  陈治西 ,  刘晨鹤 ,  任青华 ,  赵兰天 ,  陈玲丽 ,  王曦

IPC: H01L27/22 ,  H01L23/528 ,  H01L21/768

Abstract: 本发明提供一种基于二维CMOS的三维MRAM存储结构及其制作方法，结构包括：第一存储层，包括CMOS电路基底、磁性隧穿结器件、源线金属层、字线金属层以及位线金属层；第一连接电路层，用以提供存储层的读写信号，并提供相邻两存储层之间的信号连接通路；若干个第二存储层，其采用二维半导体材料形成二维CMOS电路层，以及若干个第二连接电路层，位于相邻的第二存储层之间。本发明不需要硅穿孔工艺中先对单层芯片流片、研磨减薄以及对准焊接等步骤，而是直接将多层存储电路堆叠制备在同一衬底上，其制作工艺与CMOS工艺兼容。本发明的二维CMOS器件无须经过400～500℃以上高温处理，可提高器件的性能及工艺稳定性。