一种可重构系统的局部重构控制器

    公开(公告)号:CN104915213A

    公开(公告)日:2015-09-16

    申请号:CN201510346718.0

    申请日:2015-06-19

    Applicant: 东南大学

    Abstract: 本发明公开了一种可重构系统的局部重构控制器,其包括:多个可重构计算阵列块控制器和与之配套的块数据流图配置信息。整个可重构系统可被拆分为多个可重构阵列块和块控制单元,其中每个可重构阵列块中包含若干计算阵列行,每个块控制单元中包含一个计算阵列块控制器。计算阵列块控制器负责可重构计算阵列计算资源的控制流配置信息的解析,并根据时序配置信息控制可重构阵列块中每行的数据流图执行过程。不同可重构计算阵列块控制器分别独立控制对应可重构阵列块的数据流向。本发明支持多种数据流控制方式,支持多数据多地址间隔输入与输出,保障了可重构系统读写数据和配置系统的灵活性,提高了可重构系统的性能。

    一种基于可重构技术的二维数据访问动态自适应方法

    公开(公告)号:CN104035903B

    公开(公告)日:2017-06-16

    申请号:CN201410313092.9

    申请日:2014-07-02

    Applicant: 东南大学

    Abstract: 该发明提供了一种基于可重构技术的二维数据访问动态自适应方法。该方法所涉及的硬件包括由外部数据传输单元、数据输入缓存、数据输出缓存构成的可重构处理单元,外部存储器接口和外部存储器构成的一个外部访存接口系统。具体过程为在读或写数据情况下,可重构阵列外部数据传输单元根据可重构处理单元当前的数据访问请求将其转换为以目标位为单位的数据访问或写数据操作,然后将转换后的数据访问或写数据请求提交给外部存储器接口,最后经由外部数据传输单元将其从外部存储器接口返回的目标位数据中抽取所需要的部分,提交给可重构处理单元使用。通过该大大提高可重构处理单元与外部存储之间的访存效率。

    一种粗粒度动态可重构数据规整控制单元结构

    公开(公告)号:CN103761075B

    公开(公告)日:2017-01-25

    申请号:CN201410046567.2

    申请日:2014-02-10

    Applicant: 东南大学

    Abstract: 本发明公开了一种粗粒度动态可重构数据规整控制单元结构,其数据流控制模块包括三个部分:矢量加载模块,矢量移相模块,解包分发模块。三个模块通过双缓冲寄存器实现多层次的复合两级流水线,并通过硬件握手实现流水线的同步。其中,矢量加载模块通过动态重构配置实现对不同数据地址空间的访问,完成数据从存储器到矢量数据寄存器文件的加载。矢量移相模块通过动态可重构配置的方式实现对数据流的移位,拼接等操作,输出数据写入矢量相移寄存器文件。解包分发模块通过配置实现寄存器数据的分发操作,满足阵列对计算数据并发输入的需求。这种粗粒度动态可重构数据规整控制单元结构有效解决了数据加载过程中的非对齐存取和数据规整的问题。

    一种基于寄存器掩码的面向DES算法的抗功耗攻击方法

    公开(公告)号:CN105897399A

    公开(公告)日:2016-08-24

    申请号:CN201610412868.1

    申请日:2016-06-14

    Applicant: 东南大学

    CPC classification number: H04L9/002 H04L9/003 H04L9/0625

    Abstract: 本发明公开了一种基于寄存器掩码的面向DES算法的抗功耗攻击方法,在DES算法中添加随机数发生器、左寄存器保护模块和右寄存器保护模块,左寄存器保护模块包括第一左异或单元、第二左异或单元和左寄存器,右寄存器保护模块包括第一右异或单元、第二右异或单元和右寄存器。更新寄存器中的中间结果时,将需要保存的中间结果与随机数异或之后保存到寄存器中,同时保存该随机数;读取寄存器中的中间结果时,在将寄存器中的值读取并与保存的随机数进行异或。该方法保证寄存器中的存储值具有随机性,有效的隐藏了DES密码算法中的汉明距离泄露,可以有效的抵抗基于汉明距离模型的功耗攻击。

    用于实现可重构系统中配置信息缓存更新的控制器

    公开(公告)号:CN103488585B

    公开(公告)日:2016-03-16

    申请号:CN201310451404.8

    申请日:2013-09-27

    Applicant: 东南大学

    Abstract: 本发明公开一种用于实现可重构系统中配置信息缓存更新的控制器,包括配置信息缓存单元,片外存储接口模块和缓存控制单元;配置信息缓存单元:用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息;片外存储接口模块:用于从外部存储器中读取配置信息发送到上述配置信息缓存单元中;缓存控制单元:用于控制可重构阵列的重构过程,包括将算法应用中的各个子任务映射到某个可重构阵列上,以及设置配置信息缓存单元的优先级策略,并根据LRU_FRQ替换策略对配置信息缓存单元中的配置信息进行替换。并提供了实现可重构系统中配置信息缓存更新的方法,采用LRU_FRQ替换策略更新缓存,改变了传统的更新配置信息缓存方式,提高了可重构系统的动态重构效率。

    一种粗粒度动态可重构数据规整控制单元结构

    公开(公告)号:CN103761075A

    公开(公告)日:2014-04-30

    申请号:CN201410046567.2

    申请日:2014-02-10

    Applicant: 东南大学

    Abstract: 本发明公开了一种粗粒度动态可重构数据规整控制单元结构,其数据流控制模块包括三个部分:矢量加载模块,矢量移相模块,解包分发模块。三个模块通过双缓冲寄存器实现多层次的复合两级流水线,并通过硬件握手实现流水线的同步。其中,矢量加载模块通过动态重构配置实现对不同数据地址空间的访问,完成数据从存储器到矢量数据寄存器文件的加载。矢量移相模块通过动态可重构配置的方式实现对数据流的移位,拼接等操作,输出数据写入矢量相移寄存器文件。解包分发模块通过配置实现寄存器数据的分发操作,满足阵列对计算数据并发输入的需求。这种粗粒度动态可重构数据规整控制单元结构有效解决了数据加载过程中的非对齐存取和数据规整的问题。

    基于预先解码分析的数据信息缓存管理方法及系统

    公开(公告)号:CN103034455A

    公开(公告)日:2013-04-10

    申请号:CN201210535995.2

    申请日:2012-12-13

    Applicant: 东南大学

    CPC classification number: G06F12/0862

    Abstract: 本发明公开了一种基于预先解码分析的数据信息缓存管理系统,包括流媒体处理器模块、数据信息预取FIFO模块、数据信息缓存单元和数据信息缓存控制器模块。本发明还公开了一种利用如上所述基于预先解码分析的数据信息缓存管理系统的管理方法。本发明通过尽量利用重复数据,减少数据传输时间,减少数据带宽占用及在外部存储器中的换行延迟,以提高大规模粗粒度可重构系统的数据访问效率,使得性能提升。

    一种基于随机延时的面向DES算法的抗功耗攻击方法

    公开(公告)号:CN105897408B

    公开(公告)日:2019-01-29

    申请号:CN201610422786.5

    申请日:2016-06-14

    Applicant: 东南大学

    Abstract: 本发明公开了一种基于随机延时的面向DES算法的抗功耗攻击方法,在DES算法中添加随机数发生器和随机延时模块,在寄存器与轮操作模块之间提供多条不同延时的路径,并通过随机数发生器产生的随机数来随机选择一条路径,使得轮操作模块产生功耗的时间点在一个时钟周期中趋于随机化。本发明有效降低了DES算法中基于汉明重量的假设功耗和实际功耗轨迹的相关性,可以有效抵抗基于汉明重量模型的功耗攻击。

    一种可重构系统的局部重构控制器

    公开(公告)号:CN104915213B

    公开(公告)日:2018-05-18

    申请号:CN201510346718.0

    申请日:2015-06-19

    Applicant: 东南大学

    Abstract: 本发明公开了一种可重构系统的局部重构控制器,其包括:多个可重构计算阵列块控制器和与之配套的块数据流图配置信息。整个可重构系统可被拆分为多个可重构阵列块和块控制单元,其中每个可重构阵列块中包含若干计算阵列行,每个块控制单元中包含一个计算阵列块控制器。计算阵列块控制器负责可重构计算阵列计算资源的控制流配置信息的解析,并根据时序配置信息控制可重构阵列块中每行的数据流图执行过程。不同可重构计算阵列块控制器分别独立控制对应可重构阵列块的数据流向。本发明支持多种数据流控制方式,支持多数据多地址间隔输入与输出,保障了可重构系统读写数据和配置系统的灵活性,提高了可重构系统的性能。

    一种基于粗粒度动态可重构系统的多模式数据访问装置及办法

    公开(公告)号:CN103778086B

    公开(公告)日:2017-02-08

    申请号:CN201410062769.6

    申请日:2014-02-24

    Applicant: 东南大学

    Abstract: 本发明公开了一种基于粗粒度动态可重构系统的多模式数据访问结构,包括外部存储器,存储所有需要的数据;外部存储器接口,用于建立通信;片上数据缓存器,暂存可重构阵列最近使用的数据;二维数据转换模块,从片上数据缓存器读取数据,根据微处理器发出的数据地址和控制信号,选择数据转换模式并将转换后的数据传入阵列输入先入先出寄存器堆;阵列输入先入先出寄存器堆,接收模式转换后的数据并传给可重构阵列;微处理器,发出数据转换模式控制信号。并提出了相应的数据访问管理办法,通过多模式访问,先对数据处理、整形,再将数据传给可重构阵列,以减少可重构阵列数据访问延迟,提高可重构系统计算性能。

Patent Agency Ranking